XILINX ZYNQ 7000 使用 FreeRTOS

XILINX 官方的SDK可以生成FreeRTOS

本文分为三个部分:
1.ZYNQ 7010 创建一个最小ZYNQ Processer系统,能够使用串口打印
2.使用SDK 创建一个FreeRTOS最小软件系统
3.浅析FreeRTOS最小软件系统

一:ZYNQ 7010 创建一个最小ZYNQ Processer系统,能够使用串口打印

1.创建对应SOC型号的工程
在这里插入图片描述
2.创建Block Design, ZYNQ Processer系统
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
得到一个最小的默认ZYNQ Blcok Design
在这里插入图片描述
2.对ZYNQ Proceing system 进行配置,配置的目的是适应硬件参数
双击上图的方框,得到下面的界面,绿色的方框表示可以双击跳转到对应的模块进行配置
在这里插入图片描述
设置DDR,双击DDR 模块绿色方框
在这里插入图片描述
配置DDR型号和带宽
在这里插入图片描述
配置BANK 电压与串口
在这里插入图片描述
关闭多余的PL Reset、clock信号
在这里插入图片描述
在这里插入图片描述

关闭AXI接口,双击绿色方框

有关如何以操作系统感知的方式调试在Avnet MiniZed板上运行的Embedded FreeRTOS应用程序的指南。 介绍在操作系统之上编写嵌入式软件应用程序时,通常很难检测某些时序问题或解释某些奇怪的行为。到底出了什么问题?另一件事是,在研究嵌入式操作系统时,以可视方式呈现系统的运行行为会很有用。了解任务优先级,调度程序设置,队列管理,... 我发现Percepio Tracealyzer是解决这类问题的理想工具。Tracealyzer可以通过两种方式工作:在快照模式下(这是本教程的内容)或在流模式下。 对于本指南,您需要一个Avnet MiniZed开发板(基于Xilinx Zynq),Xilinx vivado工具和Percepio tracealyzer 4(其网站上的评估版)。 让我们开始开发本指南的硬件部分(FPGA设计)。如果您不熟悉FPGA设计,则可以打开我的硬件设计。否则,从下面开始构建基于ZYNQ7的设计: 基于zynq7的设计 在程序框图上放置以下组件: ZYNQ7 P rocessing 小号ystem 具有2个通道的AXI GPIO 连接到pl_led_g 和pl_led_r 1个通道的AXI GPIO 连接到pl_sw_1bit 您可以对ZYNQ7处理系统使用自动配置(使用预设),但是随后必须手动添加M_AXI_GP0_ACLK 端口以连接AXI从设备外围设备。 使用“自动连接”功能将AXI_GPIO模块连接到AXI总线。 不要忘记在“模块设计”的顶部添加HDL包装器。生成比特流,并将您的硬件设计导出到Vivado SDK(包括比特流)。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值