8位BCD加法器DE1-SOC开发板verilog代码下载

最新推荐文章于 2024-09-14 17:54:56 发布
最新推荐文章于 2024-09-14 17:54:56 发布
阅读量189 收藏
点赞数 3
文章标签： fpga开发 verilog DE1 加法器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/diaojiangxue/article/details/134193325
版权
本文详细描述了基于Verilog的8位BCD加法器课程设计，包括使用QuartusII软件、拨动开关输入、七段数码管显示和LED进位指示。代码已验证于DE1-SOC开发板，提供下载链接和管脚配置指南。
摘要由CSDN通过智能技术生成

名称：8位BCD加法器DE1-SOC开发板verilog

软件：Quartus II

语言：Verilog

代码功能：

课程设计题目 设计一个一位BCD加法器。使用8个拨动开关,分成两个4位组,分别表示两个 BCD输入数据;

相加结果的BCD数据用一位七段数码管显示:使用一个LED灯表示 相加结果的进位情况,LED灯亮,表示进位为1,LED灯灭,进位为0

1)课程设计报告完成情况2)程序代码的实现3)仿真结果 3)开发板演示结果4)如何改进

要求.jpg

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

本代码已在DE1-SOC开发板验证，其他开发板可修改管脚适配，板子如下：

DE1-soc.png

代码下载：

8位BCD加法器DE1-SOC开发板verilog名称：8位BCD加法器DE1-SOC开发板verilog（代码在文末下载）软件：Quartus II语言：Verilog代码功能：课程设计题目 设计一个一位BCD加法器。使用8个拨动开关,分成两个4位组,分别表示两个 BCD输入数据;相加结果的BCD数据用一位七段数码管显示:使用一个LED灯表示 相加结果的进位情况,LED灯亮,表示进位为1,LED灯灭,进位为01)课程设计报告完成情况2)程序代码icon-default.png?t=N7T8http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=253

部分代码展示:

d92e13a6-0d05-4765-b07c-79b9dd16f405.png

设计文档：

工程文件

33c0423e-c756-4abf-95af-5166d52d5044.png

程序编译

26e8a6ce-6c63-4744-ab83-7705e8a5ecd8.png

管脚分配

9fff844d-d2d1-4cef-b7cd-fde2982066ca.png

FPGA代码库
关注
DE1-Soc硬件原理图及发开手册
03-17
1.针对DE1-Soc开发版提供基本的参考 2.学习DE1-Soc编程过程及部分例子
FPGA quartus软件仿真一位加法器
08-30
利用quartusII9.0编译仿真的一位加法器，适合新人学习参考，学习eda的同学可以拿来参考学习 ，自己参考设计，有利于加深理解
VHDL语言设计8421码加法器（使用quartus）
qq_59510200的博客
01-21 5773
我使用的芯片如图所示 什么是8421码？ 8421码又称为BCD码，是十进制代码中最常用的一种 [2] 。. 在这种编码方式中，每一位二值代码的"1"都代表一个固定数值。. 将每位"1"所代表的二进制数加起来就可以得到它所代表的十进制数字。. 因为代码中从左至右看每一位"1"分别代表数字"8""4""2""1"，故得名8421码。. 其中每一位"1"代表的十进制数称为这一位的权。 设计要求： 两个一位的8421码相加，在七段数码管上显示出加数、被加数以及结果。 ...
Quartus II实验一 运算部件实验：加法器
书启鸿蒙知秋枫
04-15 1万+
一、建立一个工程，设计全加器，并加以仿真 图形设计电路图：全加器 能对两个1 位二进制数相加并考虑低位来的进位（即相当于3 个1 位二进制数的相加）得到“和”及“进位”的逻辑电路，称之为全加器，其中A和B分别为两个1 位二进制数的输入；Cin 为低位来的进位输入；S 和Cout 分别为相加后形成的“和”及向高位的“进位”输出。 1.新建工程FA 2. 保存位置 D:\IT\Quartus\FA 工程名称 FA 主文件（top-level design entity）FA 3. 新.
数字逻辑电路与Verilog设计课本书P93代码仿真
qq_54046303的博客
05-21 405
1.实验目的 完成课本书上P93代码仿真 2.实验内容 3.相关代码 module bcdadd(Cin,X,Y,S,Cout); input Cin; input [3:0]X,Y; output reg [3:0]S; output reg Cout; reg [4:0]Z; always @(X,Y,Cin) begin Z=X+Y+Cin; if(Z < 10) {Cout,S}=Z; else {Cout,S}=Z+6; end endmodule 4.实验截图 ...
logisim,quartus实现模为60的BCD码计数器
热门推荐
m0_50824556的博客
03-21 1万+
logisim、quartus实现模为60的BCD码计数器
交通灯图像VGA显示DE1-SoC开发板红绿灯VHDL代码下载及设计报告
diaojiangxue的博客
11-01 255
本设计使用VHDL语言设计VGA显示的交通灯，VGA显示屏上显示主干道和支干道，道路用白色线条描绘，每个道路中间用黄色线条隔开分为左右两个车道。每条主干道和支干道都对应有3个红绿灯，分别为红色、黄色、绿色。红黄绿三色交通灯指挥车辆的通行，红灯停，绿灯行，黄灯为绿灯到红灯的过渡。其中左转和直行都按红绿灯的指示通行，右转的话不需要看红绿灯，在任何时刻均可右转。数码管显示倒计时。
HDL4SE：软件工程师学习Verilog语言（十六）
m0_56903617的博客
09-03 546
16 实用化的RISC-V CPU 前面我们在FPGA开发板上实现了一个RISC-V的CPU，可以跑工具链编译出来的应用。然而感觉没有实用性，本次我们对CPU的设计做一些总结性的讨论，然后对这个RISC-V的CPU核进行改造，减少它的指令执行周期，增加一个外部设备，提供一个交互式的软件，让它可以用在一些FPGA的应用项目中。 16.1 CPU设计的一些问题 CPU，或者外推一下，包括DSP，GPU以及一些专用芯片中的处理器，其实称之为可编程通用状态机，可能更加贴切一些，后面还是用CPU来指称了。CPU设计其
史上最全DE1-SOC部分引脚分配表
10-10
DE1-SOC是一款由台湾友晶科技（Altera公司前子公司）推出的FPGA开发板，主要面向教育和原型设计领域。这款开发板基于Cyclone IV系列的EP4CE115F29C7 FPGA，它具有丰富的硬件资源，包括可编程逻辑单元、嵌入式存储器...
DE1-SoC-User-manual DE1-SoC用户手册
11-23
DE1-SOC开发套件是基于Altera的Cyclone V SoC FPGA的一款硬件平台，专为嵌入式系统设计者提供了一个集成了处理器和FPGA功能的综合实验环境。本用户手册详细介绍了如何使用这款开发板进行项目开发和学习。 第1章：...
DE1-SoC-MTL2_User_Manual
01-18
1. DE1-SoC-MTL2开发板概述： - DE1-SoC-MTL2是一套综合的设计环境，包含了嵌入式开发者创建基于处理系统所需的所有组件。 - 该开发套件提供了一个集成平台，包括硬件、设计工具以及参考设计，以适应广泛的应用...
DE1-SOC开发板的基础文档
02-03
DE1-SOC开发板的核心是SoC（System on Chip）设计，集成了ARM Cortex-A9双核处理器，这是一款32位RISC微处理器，支持多线程和多核操作，能够运行Linux等操作系统。用户可以利用这个处理器进行嵌入式软件开发，实现...
Verilog HDL实验-1
AQ_No_Happy的博客
09-17 757
一、实验目的：练习Quartus II和Modelsim软件的使用。 二、完成课本例题4.8（BCD码加法器），进行综合和仿真（包括功能仿真和时序仿真），查看仿真结果，将Verilog代码和仿真波形图整理入实验报告。 //add4_bcd.v module add4_bcd(cout,sum,ina,inb,cin); input cin; input[3:0] ina,inb; output[3:0] sum; reg[3:0] sum; output cout; reg cout; reg[4:0]
Xilinx系FPGA学习笔记（七）FIFO的IP核学习
贾saisai的博客
09-11 1084
FIFO（First In First Out），即先进先出。FPGA 或者 ASIC 中使用到的 FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互。它与普通存储器的区别是没有外部读写地址线，这样使用起来相对简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加 1 完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
ZYNQ FPGA自学笔记~点亮LED
最新发布
吉孟雷的博客
09-14 881
ZYNQ FPGA主要特点是包含了完整的ARM处理系统，内部包含了内存控制器和大量的外设，且可独立于可编程逻辑单元，下图中的ARM内核为 ARM Cortex™-A9，ZYNQ FPGA包含两大功能块，处理系统Processing System（ps）和可编程逻辑Progarmmable Logic（pl），为了实现 ARM 处理器和FPGA之间的高速通信和数据交互，发挥 ARM 处理器和FPGA的性能优势，需要设计高效的片内高性能处理器与FPGA之间的互联通路。
易灵思FPGA开发（一）——软件安装
weixin_73538444的博客
09-09 744
双击第一个.msi文件进行安装。下载Gtkwave软件。安装USB下载器驱动。
状态机按键消抖（学习笔记）
Hilaryw的博客
09-11 259
【代码】状态机按键消抖（学习笔记）
FPGA设计-使用MicroBlaze的Boot Loader的注意事项
whm128的博客
09-11 967
如果MicroBlaze的Block Design设计有问题，比如Block Design设计中把DRAM链接到了DP（外设）端口，DRAM不能正常运行程序，也会导致Boot Loader运行失败。建议在运行Boot Loader之前，先测试DRAM运行程序，是否正常。 FPGA FPGA的MicroBlaze固化流程，含MicroBlaze IP的工程中，需要考虑程序的运行地址空间（涉及DDR MIG IP）；需要考虑应用程序的加载（涉及AXI Quad SPI IP），在固化时某些选项配置错误，
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值