modelsim编译designware库

synposys的designware库提供了许多非常好用的IP。一般而言，用VCS或NC-verilog都有流程可以编译DW库。事实上，modelsim对于windows非常友好。所以，很多同学还是喜欢用modelsim做前端设计。下面就介绍一下如何将dw库，编译到windows的modelsim环境下。

modelsim版本：10.7

designware版本：2016.03

首先找到dc安装目录，然后在这个目录下找到dw的仿真verilog

$SYN_ROOT/dw/sim_ver

把这个目录下的verilog拷贝到windows下。

在modelsim安装目录下新建一个文件夹叫dw_lib

打开modelsim，File-->change Directory，进入到刚刚新建好的dw_lib中。

然后，新建work库。File-->New-->Library，在Library Name处写上work。

然后，将之前的sim_ver文件夹拷贝到dw_lib文件夹中。

然后，在Modelsim中，点击compile-->compile，在弹出来的对话框中，选择sim_ver文件夹，全部选中文件夹中的.v文件。

点击compile。等他全部finish后。关闭Modelsim。

到Modelsim安装目录中找到modelsim.ini文件，将该文件的只读属性去掉。用写字板打开后，将

dw_lib = $MODEL_TECH/../dw_lib/work

这句话添加到osvvm = $MODEL_TECH/../osvvm的后面一行。

关闭 modelsim.ini文件，并设置回只读。

这样每次打开Modelsim，都会有看到dw_lib库的存在了。

在仿真前，从modelsim终端命令行中输入

vopt XXX_tb -o opt -L dw_lib

vsim -vopt work.opt

就可以进行dw库的仿真了。