Verilog建立时间，保持时间要求

最近实验室芯片流片回来了，作为一个微电子专业的做算法的学生，对这个还是有一点兴趣的，先攒着吧。。
https://blog.csdn.net/wordwarwordwar/article/details/80160772
https://www.cnblogs.com/amanlikethis/p/3721968.html
https://www.cnblogs.com/lilto/p/9581143.html
https://www.cnblogs.com/ylsm-kb/p/9129699.html