将老产品XPS平台升级到ISE平台

最新推荐文章于 2022-11-25 14:45:40 发布

运控与机器视觉

最新推荐文章于 2022-11-25 14:45:40 发布

阅读量183

点赞数

分类专栏： FPGA/ZYNQ/MPSOC

本文链接：https://blog.csdn.net/feihu612/article/details/109571915

版权

FPGA/ZYNQ/MPSOC 专栏收录该内容

42 篇文章 11 订阅

订阅专栏

ISE平台下多DDR访问管理，和XPS平台差别不大！ddr引出了多个AXI slave；

   input                                   c3_pkg_wr_areq0        ,      
    output                                  c3_pkg_wr_last0        ,
    input    [127 	:	0]    				c3_pkg_wr_data0        ,
    output                                  c3_pkg_wr_en0          ,
	input    [31 	:	0]    				c3_pkg_wr_addr0		   , 
    input    [31 	:	0]    				c3_pkg_wr_size0        , 	
    input                                   c3_pkg_rd_areq0        ,
    output                                  c3_pkg_rd_last0        ,
    output   [127 	:	0]    				c3_pkg_rd_data0        ,        
    output                                  c3_pkg_rd_en0          ,
	input    [31 	:	0]   				c3_pkg_rd_addr0	       ,
    input    [31 	:	0]    				c3_pkg_rd_size0        ,
	//for mcb3 priority 1
	input                                   c3_pkg_wr_areq1        ,      
    output                                  c3_pkg_wr_last1        ,
    input    [127 	:	0]    				c3_pkg_wr_data1        ,
    output                                  c3_pkg_wr_en1          ,
	input    [31 	:	0]    				c3_pkg_wr_addr1		   , 
    input    [31 	:	0]    				c3_pkg_wr_size1        , 	
    input                                   c3_pkg_rd_areq1        ,
    output                                  c3_pkg_rd_last1        ,
    output   [127 	:	0]    				c3_pkg_rd_data1        ,        
    output                                  c3_pkg_rd_en1          ,
	input    [31 	:	0]   				c3_pkg_rd_addr1	   	   ,
    input    [31 	:	0]    				c3_pkg_rd_size1        ,
	
	//for mcb4 priority 15
    input                                   c4_pkg_wr_areq0        ,      
    output                                  c4_pkg_wr_last0        ,
    input    [127 	:	0]    				c4_pkg_wr_data0        ,
    output                                  c4_pkg_wr_en0          ,
	input    [31 	:	0]    				c4_pkg_wr_addr0		   , 
    input    [31 	:	0]    				c4_pkg_wr_size0        , 	
    input                                   c4_pkg_rd_areq0        ,
    output                                  c4_pkg_rd_last0        ,
    output   [127 	:	0]    				c4_pkg_rd_data0        ,        
    output                                  c4_pkg_rd_en0          ,
	input    [31 	:	0]   				c4_pkg_rd_addr0	       ,
    input    [31 	:	0]    				c4_pkg_rd_size0        ,
	//for mcb4 priority 1
	input                                   c4_pkg_wr_areq1        ,      
    output                                  c4_pkg_wr_last1        ,
    input    [127 	:	0]    				c4_pkg_wr_data1        ,
    output                                  c4_pkg_wr_en1          ,
	input    [31 	:	0]    				c4_pkg_wr_addr1		   , 
    input    [31 	:	0]    				c4_pkg_wr_size1        , 	
    input                                   c4_pkg_rd_areq1        ,
    output                                  c4_pkg_rd_last1        ,
    output   [127 	:	0]    				c4_pkg_rd_data1        ,        
    output                                  c4_pkg_rd_en1          ,
	input    [31 	:	0]   				c4_pkg_rd_addr1	   	   ,
    input    [31 	:	0]    				c4_pkg_rd_size1        ,