fpga实操训练（利用fpga实现pwm）

嵌入式-老费

已于 2024-06-28 20:53:56 修改

阅读量3.4k

点赞数 2

分类专栏：基于fpga的嵌入式图像处理文章标签： fpga开发

于 2022-12-21 08:11:50 首次发布

本文链接：https://blog.csdn.net/feixiaoxing/article/details/128392235

版权

基于fpga的嵌入式图像处理专栏收录该内容

52 篇文章 44 订阅 ¥39.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了一种使用FPGA通过Verilog实现PWM的方法，详细解析了Verilog代码，解释了如何通过控制start和stop信号来调整占空比，并探讨了数字8590和429496730的含义，以及它们在确定PWM周期和占空比中的作用。通过调整ratio可以改变蜂鸣器的响度，提供了实际操作和验证的思路。

摘要由CSDN通过智能技术生成

pwm，其实就是方波。它的本质就是通过方波中占空比的调节，实现对外部设备的控制。简单如台灯，复杂如电机都是这么做的。fpga输入的时钟信号是50M，每个时钟信号中高低电平的比率是50%对50%。那方波是什么样的呢？它的控制频率可能只有100，高低电平是的比率很有可能是10%对90%，那么这又该如何实现呢？

module pwm_test(clk, rst, pwm);

input clk;
input rst;
output pwm;


wire clk;
wire rst;
reg pwm;

reg[31:0] start;
reg[31:0] stop;

// pwm determinate the basic frequency of pwm

always@(posedge clk or negedge rst)
	if(!rst)
		start <= 32'd0;
	else
		start <= start + 32'd8590;
		
always@(posedge clk or negedge rst)
	if(!rst)
		stop <= 32'd429_496_730;
	else
		stop <= stop;

always@(posedge clk or neged