北京革新创展科技有限公司-BICE-EDA时序电路设计实验（实验2.1 D触发寄存器）

实验2.1 D触发寄存器
一、实验准备
该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯， SW9-SW16组开关。请把控制拨码开关 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平，可以使用LED1～LED8；请把控制拨码开关CTRL_SW中开关SEL1， SEL2拨置于下逻辑电平为00，使DP9数码管显示1，可以使用SW9-SW16组开关。

二、实验目的
1、了解D触发器的原理；
2、熟悉QuartusII软件的相关操作，掌握数字电路设计的基本流程；
3、介绍QuartusII软件，掌握基本的设计思想，软件环境的参数配置，仿真，管脚分配，下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
D触发器在时钟脉冲没有到来时，无论D端状态怎样变化，都保持原有状态不变；当时钟脉冲到来时，触发器在时钟脉冲的上升边沿将D输入端的数据可靠地置入；在上升沿过后的时钟脉冲期间，D的值可以随意改变，触发器的状态始终以时钟脉冲上升沿时所采样的值为准。其特性如图1 逻辑真值表所示，其波形如图2 输入输出波形显示。

四、实验内容
1、用Verilog语言设计一个D触发器，仿真并分析；
2、用QuartusII软件进行编译、下载到实验平台上进行验证。
五、设计原理框图（略）
加上一个非门的目的是：使得LED灯的显示与输入相匹配（亮表示1，灭表示0）
六、引脚分配情况
下表为北京革新创展科技有限公司B-ICE-EDA/SOPC-IEELS Platform开发实验平台引脚分配表：
设计端口 芯片引脚 开发平台模块
clk M16 SW1
reset AB14 F1
datain[7] V16 SW9
datain[6] U14 SW10
datain[5] B3 SW11
datain[4] E5 SW12
datain[3] A4 SW13
datain[2] B5 SW14
datain[1] A5 SW15
datain[0] A6 SW16
q[7] C10 LED1
q[6] E9 LED2
q[5] D10 LED3
q[4] V13 LED4
q[3] V14 LED5
q[2] Y17 LED6
q[1] W17 LED7
q[0] W19 LED8

实验步骤：
1、按照实验准备将相应的跳线连接好，调节拨码开关选择对应的模块；
2、找到本次试验的源程序，打开工程，将程序下载到实验平台上；
3、拨动SW9-SW16输入八位数据，快速拨动SW1开关，用来模拟时钟的跳变沿，观察LED1-LED8的显示结果，看输入的数据是否是在开关拨动时才输出在LED灯上面。
注意：在此，为了观察方便，我们用开关来模拟时钟的边沿跳变。由于开关拨动期间有抖动，所以在开关由上向下拨的时候也会使输出发生变化，但这仍然可以说明只有在时钟跳变沿才能将输入送出。
七、结果分析
如图4 D触发器仿真波形图所示
由上图可见，当reset=0,即复位有效时，输出q=8’b0000_0000；当reset=1时，在时钟的上升沿，q置入输入端datain的值。
八、Verilog源程序代码（略）

详细资料请参考