循序渐进(一)关于Vivado软件

关于Vivado软件

工程创建步骤、文件创建步骤 、IP核创建步骤: 略
遗忘可参考,还有Set Up Debug的方法。

管脚约束即管脚分配,注意几个概念:bank、HR、HP以及I/O电平标准如何选择(根据手册中的原理图)。

在这里插入图片描述
分配后生成xdc文件,其中可以看到我们对应输入输出分配的管脚以及对应的电平标准。
在这里插入图片描述
紧接着综合后,进行时序约束
在这里插入图片描述
编写仿真文件进行仿真。
生成比特流文件,下载到开发板。
采用Set Up Debug 进行调试。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Fighting_FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值