Vivado调用FIFO IP核的注意点

文章详细阐述了FIFO实现时需关注的点,包括选择不同的实现方式对资源的影响,两种读模式——标准和FWFT模式的区别,以及读写操作时信号延迟和跨时钟域处理的注意事项,特别是异步FIFO中读空信号的正确使用。
摘要由CSDN通过智能技术生成

一、 注意FIFO实现方式的选择
除了同步和异步之外,区分不同实现形式下消耗的资源:
在这里插入图片描述

二、注意两种不同的读模式:(标准及FWFT模式)
根据图主要区别在于:
标准模式下,当rd_en有效时,数据才能出现在FIFO的数据线dout上。
FWFT模式下,即使rd_en无效,第一个数据仍然能能出现在FIFO的数据线dout上,当rd_en有效,开始依次读数据。这里rd_en相当于是一个应答信号。
在这里插入图片描述

三、 信号延迟
读写数据时不要立刻操作。由于FIFO内部信号存在一定的更新延迟,因此一般延迟10个clk进行操作。

四、 跨时钟处理
在异步FIFO的读写控制部分,存在空满信号的处理。比如在写控制模块中,将读空则进行写操作,这里在使用将读空信号的时候注意,该信号是读时钟下的信号,那么在写控制模块使用的时候需要打两拍,实现跨时钟域,避免亚稳态。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Fighting_FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值