ICC（转载整理）

-->uniquify_fp_mw_cel：唯一化。为了在布图时进行时钟树综合，需要唯一化DC中的网表。此操作为设计中多次例化的子模块生成唯一的模块/实体定义。原因：1.存在于这些模块内的触发器需要连接到时钟源，而把时钟树连接到这些模块需要单独的时钟连线名。2.物理上要求这些模块有单独的位置。

-->current design $design name：确认当前顶层设计

-->link：将网表中例化的单元与参考库中的单元做连接

 

 

 

 

 

https://blog.csdn.net/ytzlln/article/details/80843451