SDC是如何炼成的？时钟定义篇 - 附create_generated_clock花式定义方法！

于 2024-11-20 09:51:07 发布
阅读量278 收藏
点赞数
分类专栏： SDC 文章标签： 其他
原文链接：https://www.cnblogs.com/lelin/p/12652063.html
版权
【前端设计】SDC中生成时钟create_generated_clock语法解析
moon9999的博客
12-03 3547
好久没有写前端设计系列的博客了，这次因为要在系统里加入时钟分频器因此复习一下sdc中关于生成时钟的约束语法，以下内容来自《综合与时序分析的设计约束》和一些自己的理解。在sdc约束中，由端口输入的时钟使用create_clock进行约束，其语法为： 而在内部生成的时钟，则通过create_generated_clock进行约束，其语法为： 约束项比较多，我们跟着书画个图写一写，如下图中是两个时钟分频器，实现的功能是将输入时钟半分频：假设输入的时钟为500MHz，则对应的波形为： 上图中实现的分频，而根
（63）时序约束:[create_generated_clock约束]
m0_46498597的博客
07-15 1191
1.1 本节目录1.2 基本时序约束概念1.3 时序约束:[create_generated_clock]1.4 结束语。
静态时序约束（SDC）
m0_52889836的博客
08-31 1991
（1）时钟源点时钟源点可以根据情况定义为设计中一个端口，也可以是一个逻辑单元的PIN脚，上边约束代码的[]中的部分。（2）时钟周期上边约束代码的-period中的部分。（3）时钟占空比时钟占空比主要定义时钟高低电平在一个时钟周期内的分布情况。上边约束代码的中的部分。{0 5}表示在这个时刻段里时钟是高电平，它占时钟周期的一半，因此占空比为50%，。（4）时钟转换延时时钟转换延时定义时钟在高低电平状态下切换所需要的延时。（5）时钟不确定性。
SDC命令详解：使用create_generated_clock命令进行约束（下）
前进，才知道自己的渺小
11-08 4099
前文的末尾提到，当使用-divide by或-multiply_by选项创建生成时钟时，会根据master clock的时钟周期派生出生成时钟的周期，但对于时钟边沿的处理，两者则不一致。但是，仍然有方法在一定程度上对占空比进行设定。现在拿图1中的时钟倍频器举例说明，图2是它的波形图，假设clk的周期是20ns。
【FPGA】Xilinx Vivado时序约束——时钟约束
weixin_42370509的博客
09-25 5050
时钟之间的两个方向上的时间被忽略。这是一般不常使用，举例如下：create_clock -name clk_virt -period 10，定义一个名称为clk_virt，周期为10ns的虚拟时钟。系统抖动是由电源噪声、电路板噪声或系统的任何额外抖动引起的整体抖动，使用set_system_jitter 指令可以对时钟抖动进行约束，举例如下：set_input_jitter [get_clocks -of_objects [get_ports clkin]] 0.1，约束时钟抖动范围在+/-100 ps。
SDC命令详解：使用create_generated_clock命令进行约束（上）
热门推荐
前进，才知道自己的渺小
11-07 1万+
有时候，复杂的设计需要多个时钟来完成相应的操作，当设计中有多个时钟存在时，它们需要相互协作或各司其职。有几种时钟可能由其他时钟而派生或者说生成，在定义这些时钟时需要使用创建生成时钟命令create_generated_clock。这类时钟可能是时钟分频器，时钟倍频器和时钟门控。
create_generated_clock应用例
03-08
`create_generated_clock` 命令是静态时序分析（STA）中一个重要的概念，它主要用于定义时钟信号之间的相位（边沿）关系，特别是在复杂的时钟网络中。通过这个命令，我们可以明确指定某个时钟信号（generated clock...
时序分析基本概念介绍——时钟(create_clock/create_generated_clock/set_clock_uncertainty/set_clock_groups)
qq_34326957的博客
05-22 3758
任何sdc首先定义的都是时钟。Clock主要包含Waveform、Uncertainty和Clock group的定义。我们把它们称为时钟的三要素，当然创建任何时钟都要检查一下这三者有没有定义正确。
SDC create_clock
qq_20919143的博客
07-03 365
给我们当前的设计创建一个时钟，有了这个时钟之后，当前setup hold分析就有了一个基准。real_clock 实际的时钟 在电路中会进行传播 在进行时序分析以及时钟树综合的时候。，之前设置的用于DC（set_xxx_latency)的latency 无效了。在一个pin/port 上定义了多个clock，不想后边定义的的把前面覆盖掉。在一个source obiect 上 定义一个原时钟。在进行timing分析的时候，会将真实。占空比的设置 参数是列表的数据。在做完时钟树之后，会有具体的。
CLOCK电子计算机上表示什么,深入浅出SDC - clock定义（上）
weixin_32323465的博客
07-14 2058
前序上次跟大家介绍了SDC的主要构成(如果想要查看可以点击下方蓝色链接)，从中可以看出，所有SDC构成中最基本的就是clock的定义，它作为所有SDC的基础，贯穿到几乎所有SDC指令当中。因此，今天首先就跟大家一起探讨下clock的基本定义。深入浅出SDC - 前序Clock定义指令Clock分为两大类，一类是root clock，其定义指令是create_clock；另外一类是generated...
时钟周期约束详细介绍
gemengxia的博客
08-24 6891
文章目录1.3 时钟周期约束**1. create_clock****2. create_generated_clock****3. set_clock_groups****4. 创建虚拟时钟** 本文摘抄自： 个人网站：http://www.technomania.cn/ 微信公众号：Quant_times、Reading_Times 1.3 时钟周期约束 时钟周期约束，顾名思义，就是我们对时钟的周期进行约束，这个约束是我们用的最多的约束了，也是最重要的约束。 下面我们讲一些vivado中时钟约束指令。
vivado 时序约束
cckkppll的博客
05-22 1962
时序约束
（136）DC综合create_generated_clock设置？
m0_46498597的博客
03-30 491
综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
【Vivado使用误区与进阶】XDC约束技巧之时钟篇
花信风的博客
09-14 4278
【Vivado使用误区与进阶】XDC约束技巧之时钟篇 Xilinx 的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。Xilinx工具专家告诉你，其实用好XDC很容易，只需掌握几点核心技巧，并且时刻牢记：XDC的语法其实就是Tcl语言。 XDC的优势： XDC是Xilinx Design Constraints的简写，但其基础语法来源于业界统一的约束规范SDC（最早由Synopsys公司提出，故名Synopsys
Vivado操作之时序约束介绍
zyp626的博客
04-05 8339
介绍使用Vivado进行时序约束相关操作
SDC create_generated_clock
最新发布
qq_33473931的博客
11-08 261
当存在分频时钟或者插入clk buffer定义新时钟时，可以利用该命令。
STA | 5. SDC是如何炼成的？时钟定义篇 - 附create_generated_clock花式定义方法！
graymount的博客
05-11 6290
前面几篇文章分别介绍了，Cell Delay，Net Delay，以及Path Delay。从《STA | 3. 如何做一条合格的Path》一文中可以看出，对于同步数字电路，只要在时序单...
时钟复位约束_Synopsys设计约束
weixin_30806145的博客
12-24 1911
1. 设计约束上一节描述了设计环境的约束：https://mp.weixin.qq.com/s?__biz=Mzg4OTIwNzE4Mg==&mid=2247483754&idx=1&sn=cf8dc9f5649ecdf7a769d576a1339be5&chksm=cfee218bf899a89d6c7442adbf16c7d7093517d4dc7c0ff791...
create_generated_clock 在sdc里功能和create_clock的区别是什么
05-18
`create_clock` 命令用于指定时钟信号，以便在时序分析和布局布线等后续步骤中使用。而 `create_generated_clock` 命令则用于指定一个由时钟发生器产生的派生时钟信号。 具体来说，`create_generated_clock` 命令用于指定从主时钟衍生出的时钟，如时钟分频器、时钟缓冲器或时钟多路复用器等。这些派生时钟可能具有不同的延迟、相位偏移或时序关系，并且可能会影响到设计的时序约束和时序优化。 因此，`create_generated_clock` 命令与 `create_clock` 命令的主要区别在于，前者用于描述派生时钟信号，而后者用于描述主时钟信号。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值