verilog学习笔记——三段式状态机

• 摩尔状态机的架构
  

• 状态转换图
  

• coding

module finite_fsm(
z_o,
clk,
Rst_n,
w_i
);
//输出端口
output z_o;

//输入端口
input clk;
input Rst_n;
input w_i;

//输出端口类型声明
reg z_o;

//参数声明
parameter IDLE = 2'b00;
parameter S0 = 2'b01;
parameter S1 = 2</