systemverilog编译指令之`__FILE__和`__LINE__

最新推荐文章于 2024-08-21 21:21:33 发布
最新推荐文章于 2024-08-21 21:21:33 发布
阅读量1.5k 收藏 11
点赞数 4
分类专栏： 芯片验证
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kevindas/article/details/110249931
版权

写在前面：

- -，其实一开始是没有写这篇文章的打算的。就在几分钟前正在看Qt的培训视频，讲到C++里面的__FILE__和__LINE__，突然发现这个东西和我们的`uvm_info不是很像吗，然后打开`uvm_info的源代码，卧槽，好家伙，最底层连名字都取的一模一样。我不禁陷入了深深的沉思，作为一名经验还算丰富的验证人员，为什么到这个阶段才发现这些细节，是我太菜了吗？为什么平时都没看见大家使用和讨论过`__FILE__和`__LINE__，是大家太菜了吗？联想到今天看到的一篇自媒体的文章，内容大意就是在中国做软件的厉害人都去互联网金融领域了。再发散一下，本来从事芯片验证的人员应该是从软件侧或者硬件侧切入，但现状应该是做验证的人员基本都出身硬件，导致这群人的软件功底太差。综上所述，结论就是我们这群验证人员的软件水平确实太菜了。

  • `__FILE__和`__LINE__是什么？

`__FILE__和`__LINE__作为编译指令，在编译阶段被替换掉：

`__FILE__被替换为当前文件的文件名，以字符串的形式存在。

`__LINE__被替换为当前文件的行号，以十进制数字的形式存在。

当我们打印一个提示信息时，可以使用`__FILE__和`__LINE__来显示这个信息的来源：

  • `uvm_info里面是怎么调用`__FILE__和`__LINE__的？

（161）SystemVerilog[连线功能]
m0_46498597的博客
04-11 217
第一，SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是 IEEE 1364 Verilog-2001 标准的扩展增强，兼容Verilog 2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。第二，SystemVerilog是Verilog语言的拓展和延伸。
systemverilog 中的 `define ---带参数的宏函数--macro function
bleauchat的博客
09-08 2382
上面的例子中A_SRAM_RW 为定义的宏函数， dst_cc_num 和 src_cc_num 均为宏的形参，在宏函数中 引用 形参，需要在参数前后加 ``；需要注意的是，由于在第24行展开时，$display 必须带;1. 用 macro 定义简单的 function，使代码简洁。似乎宏参数的替换并不需要在 参数的 前后加上 ``需要注意的是，宏函数 不接受传进来的变量，如下是错误的：--这里有待商榷。
system verilog编译介绍
07-27
介绍在windows环境下如何使用modelsim编译system verilog，如何使用gcc使c与system verilog接口
SystemVerilog开源编译解析工具slang入门1：编译和安装
fangfanglovezhou的博客
10-17 3584
slang是一个软件库，它提供了用于词法分析、语法分析、类型检查和阐述(elaborate) SystemVerilog代码的各种组件。并且附带了一个可执行工具，可以编译和代码检测（lint）任何SystemVerilog项目，也可以用作综合工具、仿真器、代码检测工具(linters)、代码编辑器和重构工具的前端。
100，Verilog-2005标准篇：`line指令简介
最新发布
FPGA_LOVE的博客
08-21 325
值 1 表示下一行是包含该文件后的第一行。当编译器处理文件的剩余部分和新文件时，每读取一行，行号就会递增，文件名也会更新为当前正在处理的新文件。开始读取包含文件时，应存储当前行和文件名，以便在包含文件结束时恢复，更新后的行号和文件名信息可供 PLI 访问。但在许多情况下，Verilog 源代码会被其他工具预处理，原始源文件的行和文件信息可能会丢失，因为预处理器可能会在源代码文件中添加额外的行，将多个源代码行合并为一行，串联多个源文件等。指定新的行号和文件名后，编译器就能正确引用原始源代码的位置。
SystemVerilog开源编译解析工具slang入门2：单步调试
fangfanglovezhou的博客
10-25 939
使用VisualStudio对slang进行单步调试。
systemverilog 编译顺序的问题
weixin_43804017的博客
11-19 1061
systemverilog 编译顺序的问题 在systemverilog中，如下面这段代码，如果class Transaction在后面定义，然后前面的function使用到了它，那么就会导致程序编译出错，因为在前面的function还没能识别到后面的定义。 【SV书上给的解释是：你需要编译一个类，而这个类包含一个尚未定义的类。声明这个被包含的类的句柄将会引起错误，因为编译器还不认识这个新的数据类型。这时候需要使用typedef语句声明这个类名】 module test(); function v
[SystemVerilog]Write log in file
lbt_dvshare的博客
08-06 1726
在simulation时把指定内容写入特定文件中，方便debug~~ integer log_file; log_file = $fopen($sformatf(“sram%0d_buffer.log”,cc_id),”a+”); $fwrite(log_file,”%0t”,$realtime); $fclose(log_file); ...
systemverilog指令中scalr_slot、l_slot、vector_slot、f_slot槽位分别代表什么
07-28
- *1* [systemverilog编译指令之`__FILE__和`__LINE__](https://blog.csdn.net/kevindas/article/details/110249931)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
linux工具应用_VERDI
qq_39355579的博客
07-08 1136
总结fsdb的理解，仿真中生成fsdb的方法，及用verdi看仿真波形的常用技巧
ncvlog帮助文档存放路径_关于NC-Verilog常用的仿真选项
weixin_28998761的博客
12-23 1228
一、通用的基本选项NC-Verilog中，有部分选项是ncvlog、ncelab和ncsim通用的选项，见表表 2‑1。2‑1 ncvlog、ncelab和ncsim通用的基本选项选项说明对应ncverilog选项-64bit调用64-bit版本的ncvlog+nc64bit-cdslib 指定cds.lib文件的路径+nccdslib+-hdlvar 指定hdl.var文件的路径+nchdlva...
#VCS#《VCS 编译选项》说明
那么菜的博客
01-20 2871
VCS 普遍被业界所使用，很多公司都对该EDA软件进行各自的封装设计和验证人员只要遵从公司的特定用法，便能很好的达到自己的设计和验证需求。 本文对常见的“VCS编译选项”进行总结说明，欢迎大家踊跃批评指正！！！ 《VCS 编译选项》说明
VCS命令详解(一):编译命令
热门推荐
Ky
12-22 3万+
VCS仿真命令详解编译时候的命令（按字母排序）ACDEF 本文中所有命令基于VCS2014版 编译时候的命令（按字母排序） A -ams：允许在VCS两步模式下使用Verilog-AMS代码。 -ams_discipline <discipline_name>：在VCS两步模式下，指定VerilogAMS中的默认离散规则。 -ams_iereport：在VCS 两步模式下提供自动插入的连接模块（AICM）信息。 -as ：指定备用汇编器。仅适用于增量编译模式，这是默认设置。 IBM RS / 6
systemverilog读写文件测试代码
11-02
使用systemverilog进行读写文件操作，实现读文件数据和写文件数据。
SystemVerilog语法基础——9高级语法（3）：预编译命令
weixin_42454243的博客
04-20 1396
高级语法（1）：typedef前言1 typedef基础2 struct 前言 视频语法学习：B站链接 笔记原地址：https://github.com/Tan-YiFan/DigitalLogic-Autumn2020/tree/syntax/syntax网络不好，可能打不开。 数字电路中，万物皆为二进制。 类型同一为logic，符合这一规律。但这对程序员，可能不太友好。 需要管理变量的位数 同一位数的信号，可能意义完全不同 对此，引入自定义类型语法typedef。 1 typedef基础 基本格式为：t
c语言的__LINE__和其它常用宏定义
HES_C的博客
12-29 2204
int main() { printf("%d\n",__LINE__);//显示所在行号 printf("%s\n",__func__);//显示所在函数 printf("%s\n",__TIME__);//显示当前时间 printf("%s\n",__DATE__);//显示当前日期 printf("%s\n",__FILE__)
SystemVerilog------2011新解
xavi_siege的专栏
04-10 3330
In 2005 there were separate standards for Verilog and SystemVerilog which are merged here with SystemVerilog 2009. There are 30+ noticeable new constructs and 25+ system task are introduced in SystemV
[SV]SystemVerilog文件讀寫案例
元直的博客
01-08 2409
摘要： 一、讀取文件內容并打印出來： program read_file(); integer f; string key; reg [31:0] value; reg [31:0] hash [string]; initial begin : file_read f = $fopen("file.txt", "r...
IC验证——SystemVerilog基本语法
知识，既贵，又便宜。
06-04 1万+
SV和Verilog的语法类似，和C/C++也有些共性，基本SV可包含Verilog的所有规则，本文会在以下博文内容外做补充，若有相异处下文会特意指出。
SystemVerilog_Verification_Methodology_Manual精读
在SystemVerilog_Verification_Methodology_Manual（VMM1.2）中，涵盖了SystemVerilog的验证技术与最佳实践，共36页的内容集中于如何利用SystemVerilog进行高效的硬件设计验证。以下是对该手册中所包含的知识点的...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值