Verilog的Timing check函数之$width

//************************************************************************************************
//    $width
//************************************************************************************************
【简介】
$width函数用于检查信号脉冲的宽度是否达到要求。而信号脉冲的宽度由信号的reference_event和data_event决定，如下图所示：

【参数】

note1、参数data_event是一个隐式参数，也就是说你不用将它写出来。系统会根据你的前一个参数得到，也就是说反向取沿。

note2、threshold参数是可选的。
note3、threshold参数，如果脉冲小于该门限，是不会报violation的，没有该参数时该值为0。

【例子】
1、

2、

【参考链接】
(筆記) 如何使用$width? (SOC) (Verilog)