Vivado的集成逻辑分析仪ILA 在有sdk 下的应用入门

最新推荐文章于 2024-01-25 07:49:21 发布
最新推荐文章于 2024-01-25 07:49:21 发布
阅读量3.1k 收藏 29
点赞数 6
分类专栏： zynq fpga 文章标签： ila 集成逻辑分析 sdk vivado xilinx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leon_zeng0/article/details/104355868
版权
本文档介绍了如何在Vivado的SDK环境中应用ILA进行逻辑分析。首先，通过打开SDK流水灯工程并添加IP的AXI总线Debug，接着进行综合并设置Logic Analyzer Core。在处理警告并设置采样深度后，生成比特流并导入SDK编程FPGA。最后，在Vivado中使用Hardware Manager和Trigger Setup面板观察波形，以system_i/ps7_0_axi_periph_M00_AXI_WVALID作为触发条件查看波形。
摘要由CSDN通过智能技术生成

我在前面有2篇Vivado 下的集成逻辑分析仪ILA:

Vivado下的集成逻辑分析仪ILA 入门

Vivado下集成逻辑分析仪ILA入门续

但没有介绍有sdk 的情况下怎么用，当时也没用过，前几天我觉得有这需要，就找了一篇文章学习，然后做了这个实验。

参考文章是：https://www.realdigital.org/doc/c4d57104000339a55b764e5e5f21e28c

本实验用的是有axi-gpio 的流水灯控制工程基础上做的。如果你没有，可以参考我的另篇博文 zynq 7000 SDK下的流水灯实验

1：打开sdk流水灯工程，然后打开原理图。

2：给ip 的axi 总线添加Debug，其实可以给更多信号添加debug

在原理图中，选择myled IP核的axi 总线，然后右击，下拉菜单中选择Debug，你可以看到线上有2个Debug 图标。

3：运行Synthes

最低0.47元/天 解锁文章
leon_zeng0
关注
  • 6
    点赞
  • 踩
  • 29
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Vivado下ILA使用指南.docx
05-11
Vivado下ILA使用指南,
vivado sdk debug生成参数曲线_Vivado之ILA详解
weixin_29008805的博客
01-12 1154
关注、星标公众号，直达精彩内容来源：ZYNQ整理：watchmanILA 简介集成逻辑分析仪 (Integrated Logic Analyzer ：ILA) 功能允许用户在 FPGA 设备上执行系统内调试后实现的设计。当设计中需要监视信号时，应使用此功能。用户还可以使用此功能在硬件事件和以系统速度捕获数据时触发。添加 ILA1.使用 IP 添加添加IP例化IP，并将所需要的信号放入 P...
Vivado调试记录
Arist.
02-25 1167
文章目录1. 如何SDK和ILA联合调试2. 插入自定义IP时出现双下划线错误3. 无法正确插入IP 1. 如何SDK和ILA联合调试 SDK与ILA联合调试一定要在SDK下将比特流下载到FPGA中，而不要在vivado中下载比特流。Xilinx官方给出的解释是：由于使用PS端的时钟来接入ILA，所以要先在SDK中将比特流进行下载。 在SDK中进入debug模式，在首个断点处，在Vivado中连接目标板，此时将会进入硬件调试界面，如果没有就点击一下refresh device 2. 插入自定义IP时出现
Vivado与SDK的联合调试方法-使用ILA
weixin_30595035的博客
03-28 569
首先介绍一下我的硬件平台：使用的开发板为米联客出的MIZ702，这个开发板与ZedBoard是兼容的。 Vivado硬件调试有几种手段：ILA（集成逻辑分析器Integrated Logic Analyzer）、VIO（虚拟I/O Virtual Input/Output）、Jtag-to-AXI等，本方法主要使用了ILA 。 本实验系统使用了两种调试手段：ILA和VIO，...
FPGA series # vivado IP integrator之添加system ila核
CSDNde_的博客
11-07 5123
加班加班加班，啥都想学但似乎啥都学不好，差的太多了。 简单地总结一下。 照样，open block design，右键，选择add IP,输入ila 这里选择system ILA，框框内生成一个IP核 双击 monitor type选择interface（各种总线型），这里用的是AXIS的接口，所以选择interface（其他选项，如native表示单端口）。现只探取两个端口的信号，所以numbe...
ZYNQ VIVADO SDK调试技巧
10-28
ZYNQ VIVADO SDK调试技巧, 需要的请下载，有参考价值。
at7_ex10_ILA_逻辑分析仪_vivadiILA测试_attachedyai_
10-03
在本项目“at7_ex10_ILA_逻辑分析仪_vivadiILA测试_attachedyai_”中，我们将探讨如何利用Vivado的集成逻辑分析仪（ILA）这一强大工具来理解和调试FPGA内部的信号流程。 集成逻辑分析仪（ILA）是Vivado中的一个关键...
Xilinx VIVADO环境下调试工具ILA的使用方法.pdf
09-11
ILA（Integrated Logic Analyzer）是Xilinx VIVADO环境下的在线调试工具，能够代替逻辑分析仪，实现代码设计、编译、仿真、调试及板级验证工具的一体化集成。ILA调试工具可以帮助FPGA工程师快速验证代码的正确性和...
JTAG模式下Vivado SDK全速运行时的奇怪报错
07-18
下载elf完毕后，弹出如图1所示的消息框，提示软件运行出现问题。软件运行结果却是OK的，比如我这里VGA接口就能够正常显示图片，如图2所示。此外，在Debug模式下，也不会报该错误。
vivado PS+PL联合调试——利用MARK DEBUG添加debug信号，SDK触发ila观测
HeeSeon1212的博客
05-17 4831
点击next，进入网表配置，NAME为你要观察的信号，Clock Domain为在哪个时钟域进行信号观测，选中要更改的某一行的clock domain右键，可以select clock domain，一般一个工程中的Clock Domain都设置成一样的，否则容易出错，往右拉进度条还有Driver cell，一般为默认，Probe type选Data and Trigger。建立你的工程，然后在左侧文件目录中选中工程，右键，选择debug as-Debug configuration，进入以下界面。
Vivado下的集成逻辑分析仪ILA 入门
热门推荐
曾立文的博客
11-07 2万+
刚刚开始学习Zynq 7000的时候，看到别人问ILA的问题时，说是集成逻辑分析仪，我觉得这是一个好东西，我一定要学会它。 我是买了黑金的AX7010, 后来换成AC7010，开始学习Zynq 7000的，当然他的平台是Vivado 2015.4 。我一步步按照黑金的教程学习，基本掌握了Zynq 7000的开发过程，但教程只是简单提到了仿真和逻辑分析仪。所以我不断寻找Vivado 下如何仿真以及
Zynq项目中使用ILA（内置逻辑分析仪）分析信号
最新发布
AliceWu1998的博客
01-25 1097
ILA的使用
【vivado IP核】第4篇：ILA使用介绍
黑猫奥利奥的博客
07-11 3559
1 前言 1.1 声明 本文依据网络资料及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1.2 主要内容 文章大约5000字，主要内容有： 1、ILA是干什么用的？ 2、vivado中添加添加ILA的方式有哪些？ 3、使用ila时候需要注意什么？ 4、 ILA和VIO的区别 5、debug hub core 6、 ILA（Integrated Logic Analyzed）和System ILA区别又是什么？ 7、如何保存ila抓取到
基于vivado开发xilinx系列FPGA的冷知识（2）——使用ila进行硬件调试
何风羡月的博客
12-26 5792
第二篇来聊聊FPGA的硬件调试。 理论上来说，ISE中自带的chipscope也是可以用的，只是很多时候第三方开发板用10pin的JTAG连不上这个，所以还是老老实实用自带的ila（Integrated Logic Analyzer）工具吧。 关于ila的使用相关操作直接百度应该都能找到，只是普遍讲的比较乱，其实就两种常用的操作。 一、直接调用IP核 第一种方式是最常用的，也是我最推荐的，优点是直观形象、移植方便、不容易出错，缺点是只能添加同一个verilog文件内的信号（说不定也可以跨文件？...
Vivado下集成逻辑分析仪ILA入门续
曾立文的博客
11-09 1万+
在 Vivado下集成逻辑分析仪ILA入门 一文中带着读者走了一遍集成逻辑分析仪ILA的使用过程。当时通过Set up Debug 添加需要监控的点，间接添加了ILA， 本文介绍另外一种方法，直接添加逻辑分析仪ILA 的 IP。 这其实是我最开始看到和学习的方法，但没有做成。写完上篇文章后，反过来再看一遍，做成了实验。这个方法是 Miz702 Zynq开发教程里的学习到的。ug908-里
ZYNQ之SDK和PL端联合调试步骤和注意点
梦 醉了谁的博客
06-15 3898
ZYNQ之SDK和PL端联合调试步骤和注意点1 调试步骤1.1 选择 Debug Configurations，采用 Debug 模式，点击 Debug1.2 打开 ILA，设置触发条件，然后点击运行1.3 回到 SDK 的 Debug 界面，不用设置断点，点击 Resume1.4 此时可以看到 ILA 已经触发，可以观察采集到的数据。2 注意点三级目录 1 调试步骤 1.1 选择 Debug Configurations，采用 Debug 模式，点击 Debug 1.2 打开 ILA，设置触发条件，然
XILINX-----vivadoSDK 使用
分不清
07-10 1584
谈谈最近使用这个vivadoSDK的感受。 是真难用！！！！！！！！！！ 难道是我不会用吗？ 遇到的问题有： 1、重新添加IP，SDK 中.mms文件不更新。 2、重新更改BSP包设置，有时候，会出错。出错了就得重复编译好几遍，才能好！（不知道大家有别的方法没有？） 3、还是BSP包，重新设置以后会出现，c盘中，有文件没有权限打开。解决的办法还是重新，编译。 这个zynq工程文件编译一遍时间那么长。我做了一个月时间。有三分之一的时间在删工程，重建工程。编译不过再编译~~~ 现在这个BSP包我.
vivado ILA逻辑分析仪
08-11
Vivado ILA（Integrated Logic Analyzer）是Xilinx Vivado开发套件中的一个工具，用于对FPGA设计进行调试和分析。ILA可以在FPGA设计中插入触发器，以捕获和分析信号的波形数据。 使用Vivado ILA，您可以： 1. 插入ILA核：在设计中添加一个ILA核，选择需要监视的信号，并设置触发器条件和采样频率等参数。 2. 配置触发器：设置触发器条件，例如等于/不等于某个值、上升/下降沿等。 3. 启动调试会话：将FPGA编程并启动调试会话，开始捕获和分析信号波形数据。 4. 分析波形数据：在Vivado界面中查看捕获的波形数据，包括信号的时序图、波形值和触发点等信息。 通过使用Vivado ILA，您可以更方便地调试和分析FPGA设计中的信号，帮助您快速定位问题并进行优化。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值