XIlinx MIG 控制DDR3 SO-DIMM内存条（一）：内存条SO-DIMM规范与内存颗粒时序参数

最新推荐文章于 2024-09-09 16:39:46 发布
置顶 最新推荐文章于 2024-09-09 16:39:46 发布
阅读量7.1k 收藏 69
点赞数 8
分类专栏： 接口与协议学习 文章标签： vivado ddr3 内存条 MIG
欢迎点赞哦!
本文链接：https://blog.csdn.net/lum250/article/details/121599417
版权

目录

调试DDR3 SO-DIMM 陆陆续续花了好几天，其中的过程比较坎坷。为了避免后面调试的朋友再次踩坑，决定从拿到板子和内存条开始到调试成功中的一些步骤线性的记录下来。

1 内存条上标识的含义

拿到一块内存条，让我们用FPGA去控制，可能一开始挺茫然的。以我使用的内存条型号为例，先观察外观：

在这里插入图片描述

1.1 内存条标识

正面标签写了：4GB 1Rx8 PC3L - 12800S - 11 - 11 - B2

看看板卡原理图内存条插槽几个引脚，不同引脚数对应的规范不一样。这是"204-Pin DDR3 SDRAM Unbuffered SO-DIMM Design Specification"规定的 DDR3 “End-User” DIMM类型统一的标签格式：ggggg eRxff PC3-wwwwwm-aa-bb-ccd

  • ggggg: 模块总容量，以字节为单位
    • 256MB, 512MB, 1GB, 2GB, 4GB等等。
  • eR: 安装的颗粒排列数（rank）
    • 1R: 1rank DDR3 SDRAM
    • 2R: 2rank
    • 4R: 4rank
  • xff: 内存条上单个DDR3 SDRAM颗粒的数据位宽（也叫Device organization）
    • x4: x4 organization, 即4位
    • x8: x8 organization
    • x16: x16 organization
  • wwwww: 带宽，单位为MB/s，对于数据总线64bit，这个也可认为代表了不同的工作频率。
    • 6400: = 6.40 GB/s, (PC3-800 SDRAM, 数据总线8字节宽)
    • 8500: = 8.53 GB/s, (PC3-1066 SDRAM, 数据总线8字节宽)
    • 10600: = 10.66 GB/s, (PC3-1333 SDRAM, 数据总线8字节宽)
    • 12800: = 12.80 GB/s, (PC3-1600 SDRAM, 数据总线8字节宽)
  • m：类型，字面意思，包含有无缓存、寄存器，尺寸等类型
    • E：无缓冲Unbuffered DIMM (“UDIMM”)，带ECC(x72位模块数据总线)
    • F: 全缓冲Fully Buffered DIMM (“FB-DIMM”)
    • M: Micro-DIMM
    • R: Registered DIMM (“RDIMM”)
    • S: Small Outline DIMM(“SO-DIMM”)
    • U: 无缓冲DIMM (“UDIMM”)，无ECC(x64位模块数据总线)
      一般板卡要用DIMM形式的SDRAM，用的也是SO-DIMM，小型DIMM。
  • aa: DDR3 SDRAM 最大工作频率时钟的CAS延迟
  • bb: 用于此DIMM的JEDEC SPD修订编码和添加级别
  • cc: 设计使用的参考设计(如适用)
    • A: 使用规范给出的参考设计：raw card ‘A’
    • B: 使用规范给出的参考设计：raw card ‘B’
    • AV: 使用规范给出的参考设计：raw card ‘AV’
    • ZZ: 未使用规范给出的参考设计
  • d: 所使用的参考设计的修订编号
    • 0: 初始发行版
    • 1: 第一次修订
    • 2: 第二次修订
    • P: 预发布或工程示例
    • Z: 当字段cc = ZZ时使用

所以，我用的这张卡，4GB 1Rx8 PC3L - 12800S - 11 - 11 - B2代表规格为：
4GB DDR3 SO-DIMM，使用1 rank的8bit SDRAM颗粒组成，以DDR3-1600的性能运行，CAS延迟= 11，使用JEDEC DDR3 SPD revision 1.1，参考设计第二次修订版本。

1.2 颗粒标识

内存颗粒的丝印可以看到DDR3 SDRAM颗粒的型号为：K4B4G0846E-BYK0

从卡上的三星标志可以知道这个颗粒是三星的。想要初略了解，直接看型号是最直观的。关于三星DDR3命名规范可以在其官网查到：

在这里插入图片描述

所以这是

K4B4G0846E-BYK0
三星DRAMDDR3 SDRAM4Gb8bit 数据位宽8 bankSSTL电平第6代-FBGA封装商业级温度范围DDR3-1600 (800MHz @ CL=11, tRCD=11, tRP=11)

一目了然。

2 204-pin SO-DIMM 规范

大概了解后，就要学习怎么使用这个内存条。

DIMM全称Dual-Inline-Memory-Modules，中文名叫双列直插式存储模块，是指奔腾CPU推出后出现的新型内存条，它提供了64位的数据通道。DIMM（Dual Inline Memory Module，双列直插内存模块）与SIMM(single in-line memory module，单边接触内存模组)相当类似，不同的只是DIMM的金手指两端不像SIMM那样是互通的，它们各自独立传输信号，因此可以满足更多数据信号的传送需要。

各种类型的DIMM内存条都有响应的规范设计文件，我使用的这张内存条符合“PC3-6400/PC3-8500/PC3-10600/PC3-12800 DDR3 Unbuffered SO-DIMM Reference Design Specification”，所以需要从这个规范开始学习。

规范提到，参考规范定义了PC3-12800内存模块的电气和机械要求，一个204引脚，800MHz时钟(1600MT/s数据速率)，64位宽，无缓冲同步双倍数据数据（Double Data Rate 3，DDR3）DRAM，小型双列直插式存储模块（Small outline Dual In-Line Memory Module， SO-DIMM）DDR3 SDRAM。它还定义了一个较慢的版本，PC3-10600，使用667MHz时钟(1333 MT/s数据速率)DDR3 SDRAM, PC3-8500，使用533MHz时钟(1066 MT/s数据速率)DDR3 SDRAM, PC3-6400，使用400MHz时钟(800 MT/s数据速率)DDR3 SDRAM。这些DDR3 SDRAM so-dimm用于安装在移动个人电脑等系统中作为主内存使用。

2.1 找到本卡在规范中的具体分类

在这里插入图片描述

可以看到，我使用的内存条为 8个、x8 数据位宽的颗粒，1 rank 。所以属于B类。

2.2 找到本分类对应的引脚定义与连接

首先，可以看到统一的引脚描述，这里只简单列出一下关键引脚，因为我们能看懂原理图各信号的含义与连接即可使用MIG开发。如果要自己写控制器，需要详细学习。

引脚功能描述
CK[1:0]差分时钟输入系统时钟输入。所有地址和指令在CK上升沿和~CK下降沿。
~CK[1:0]差分时钟输入
CKE[1:0]时钟使能用于低功耗或自刷新模式
~RASRow Address Stobe行地址选通
~CASRow Address Stobe列地址选通
~WE写使能
~S[1:0]芯片选择低时启用相关的DDR3 SDRAM命令解码器，高时禁用命令解码器。当命令解码器被禁用时，新的命令将被忽略，但之前的操作将继续。rank 0由S0选择;rank 1是由S1选择的
A[9:0],A11,A[15:13]地址输入
A10/AP地址输入/Autoprecharge自动预充电用于在突发读或写周期结束时调用自动预充电操作。
A12/~BC地址输入/Burst chop在READ和WRITE命令期间采样，以确定是否将执行突发
BA[2:0]SDRAM Bank Address
DQ[63:0]Data Input/Output
DM[7:0]写模式数据掩码每位控制一个byte，不影响读
DQS[7:0]差分数据选通每位控制一个byte，写数据时输入，读数据时输出
~DQS[7:0]差分数据选通
RESET复位

每个引脚在金手指中的位置，了解即可，硬件工程师会设计好：

在这里插入图片描述

关键的是要熟悉内存条对应的分类的具体引脚连接。不同类型的引脚功能都一样，但是在比较简单的分类中，一些控制引脚是没用到的。所以这个我们需要知晓一下我们的卡的控制信号的连接。

在这里插入图片描述

关注点：

  • 结构为8片颗粒进行位宽扩展。
  • S0信号连接到CS。
  • 控制信号高位空载或者直接接了一个负载，未使用，因为只有1 rank。

总结一下A、B、C、D类的颗粒排布：
在这里插入图片描述

到这里，就可以很好的理解rank的含义了，rank的增加可以理解为在深度上的拓展。有两种方式，一种是平面排布(A)，一种是堆叠设计(D)。

3 找到颗粒的关键时序参数

其实知道了内存条的类型和容量，颗粒的位宽、容量等参数就已经确定了。

对于我们用的B类，以内存条容量为4GB为例，因为数据位宽固定为64位，所以深度为512M。又因为B类只是位宽拓展，所以颗粒的规格为512Mx8bit，容量为512MB。

MIG的例化还需要设置一些时序参数，其中的值为K4B4G0846E-BYK0的时序参数。关于怎么找这些参数，翻到数据手册Timing Parameters的章节然后搜索就行。

参数描述值
tckeCKE最小脉冲宽度8ns
tfawfour address width，在这个宽度内只能访问不超过四个地址40ns
trasActive to Precharge conmmand, Active信号与预充电命令直接的最小间隔37.5ns
trcdActive to Read or Write delay, 读或写延迟于Active信号的最小间隔15.0ns
trefiAverage periodic refresh interval, 平均周期刷新的最大间隔7.8us
trfcRefresh to Active or Refresh to Refresh, 刷新到active或刷新之间的最小间隔260ns
trpPrecharge conmmand period, Precharge命令的处理周期15.0ns
trrdActive minimum command period, 不同bank的Active命令间的最小延迟6.0ns
trtpRead following a Precharge to the same device, 读命令到Precharge命令间的延迟10.0ns
twtrRead following a write to the same device, 写切换到读的最小延迟7.5ns

具体了解这些参数的含义需要看“DDR3 SDRAM Standard(JESD79-3F)”

4 参考资料

  1. 204-Pin DDR3 SDRAM Unbuffered SO-DIMM Design Specification
  2. DS_K4B4G0846E_BY_M_Rev1_31-0
  3. DDR3 SDRAM Standard(JESD79-3F)

可在下面公众号回复21112801获取：

在这里插入图片描述

lu-ming.xyz
关注
专栏目录
Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）
孤独的单刀
12-06 2万+
这篇文章会帮助您：1、学习Xilinx MIG IP核关于DDR3的官方示例设计；2、学会如何通过MIG IP核对DDR3做一个简单的读写测试。
Xilinx DDR3 MIG IP核设计--汇总导航
孤独的单刀
12-09 2万+
快速上手Xilinx DDR3 IP核----汇总篇
DDR3 SO-DIMM 内存条硬件总结（一）
weixin_42306014的博客
07-09 1211
最近在使用fpga读写DDR3，板子上的DDR3有两种形式与fpga相连，一种是直接用ddr3内存颗粒，另一种是通过内存条的形式与fpga相连。简单的说就是把地址相同的位连在一起，数据线依次排列，单片位16位，4片的话就扩位展为64位。8=256M.看看手册总容量为4Gb，这里意思是4Gbit，我们计算的256M，是按组织形式16位的，如果换算为bit则，256。这个版本的意思其实是内存条的不同组织形式，每个版本的特征与将来PCB布局布线、和内存条的频率时序都有关系，设计之初就要确定好。
DDR3 SDRAM操作流程
最新发布
weixin_66634995的博客
09-09 899
DDR3 SDRAM的相关操作主要包括上电(Power on)、复位(Reset procedure)、初始化(Initialization)、ZQ对齐(ZQ calibration)、模式寄存器配置(MRS)、自刷新(Selfrefresh)、刷新(Refreshing)、激活(Activating)、读(Reading)、写(Writing)、预充电(Precharging)及低功耗模式。下的相关操作等,而 DDR3 存储控制器的主要功能就是按照操作流程的要求,实现对。
DDR3-SO-DIMM 封装库 AD Cadece
08-23
通用DDR3-SO-DIMM 204引脚 sodimm DXP封装库。AD库。 Cadece库。
Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤
ZLK1214的专栏
12-17 5915
本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。 首先用Clocking Wizard配置时钟，由50MHz倍频到200MHz，作为MIG的系统时钟（sys_clk_i）和参考时钟（clk_ref_i）。 用MMCM倍频，输入的时钟为50MHz： 输出
DDR3 SO-DIMM 204 PIN 5.2H笔记本内存条插槽和PCB焊盘图纸
11-09
DDR3和DDR3L笔记本内存条插槽的设计图纸，其中包含内存条插槽的外形尺寸和材质，PCB焊盘尺寸，包装方案等，这是一份完整的可用于生产的图纸，可根据PCB焊盘图纸制作植锡网。插槽高度分为5.2毫米、8毫米、9.2毫米三种规格，需要其他规格的请查看我其他分享。这个是5.2毫米高插槽的图纸。
XIlinx MIG 控制DDR3 SO-DIMM内存条（三）：MIG IP核仿真与调试过程
w0shishabi的博客
04-30 3109
之前写这个系列的时候忘记上传了，刚好五一补一下。 文章目录1 MIG IP核的接口1.1 AXI4 slave 接口1.2 Upsizing1.3 User Interface1.3.1 Command Path1.3.2 Write Path1.3.3 Read Path1.4 Native interface1.5 Physical Layer Interface2 仿真2.1 模块结构2.2 mig_7series_v4_2_traffic_gen_top2.2.1 mig_7series_v4_2_
DDR3 SO-DIMM 内存条硬件总结（三）
weixin_42306014的博客
07-15 2017
2.可以看到，ddr3内存条总位宽为64位，内存条的尺寸也做了规定，为67.6mm*30mm，总pin为204脚。组成内存条容量支持256MB, 512MB, 1GB, 2GB, 4GB, 8GB，也就是说ddr3单内存条最大能买到8GB的，不可能再大。我们可以看到上面的内存条图片，他上面标识为B类卡，我们看下上面列表，B类卡最大4G，我们使用的是2GB的大小，所以组织形式也唯一，为256M。以上是对前两节内容的补充。16，2Gb大小，8位。3.ddr3内存条被分为5种形式，分别为A,B,C,D,E,F。
Xilinx DDR3 MIG IP核设计（1）--MIG IP核是什么？如何配置MIG IP核？（Native接口）
热门推荐
孤独的单刀
09-26 2万+
这篇文章会帮助您：1、了解Xilinx DDR3的IP；2、学习如何配置一个DDR3 的MIG IP核。
S02《Artix7修炼秘籍》MIG_DDR内存应用_ARTIX7内存_artix7ddr3_MIG_Artix7修炼秘籍_Ar
09-11
MIG是Xilinx提供的一个内存接口生成工具，它可以自动生成DDR2/DDR3/DDR4等内存控制器和物理层接口。MIG为开发者提供了配置界面，可以根据具体需求选择内存类型、容量、速度等级等参数，生成相应的IP核。通过这个IP核...
DDR3的so dimm规范书
12-02
DDR3的so dimm接口规范，欢迎下载！
so-dimm pcb封装
03-16
so-dimm pcb封装 可以用于一些插卡的封装图 标准的尺寸 200引脚
DDR4 SDRAM SO-DIMM Design Specification
01-13
DDR4 SDRAM SO-DIMM Design Specification
Xilinx FPGA平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-09 2万+
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！ ----------------------------------------------------------------------------------------------------------------- 汇总篇： Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了 ----------------------------------------------------------...
XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
w0shishabi的博客
11-28 8319
这里只学习DDR3 和 DDR2 SDRAM Memory Interface。 1 简介 Xilinx 7系列FPGA 存储器接口解决方案（MIS）IP核 组合了 预先设计的控制器（pre-engineered controller） 和 物理层（physical layer，PHY）接口。这个物理层接口连接【用户设计】或【AMBA AXI4（Advanced eXtensible Interface 4）】接口的DDR3、DDR2 SDRAM器件。 2 IP核自定义 2.1 设置IP核参数 2.1.1
Xilinx MIG 控制器使用详解（三）
MaoChuangAn的博客
12-26 1万+
想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方便大家一起学习。有问题的朋友可以在下方留言，一起学习和讨论。  关于DDR3的基本知识在这里我就不详细说了，只有在相关的地方会提上一嘴。本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很...
xilinx mig ddr 控制器ip使用代码，包括ddr2,ddr3,ddr4，代码内容为向ddr内部连续写入一串数据
TBpLRCiGnD的博客
03-26 394
值得注意的是，由于工程文档的可复制性，一旦售出概不退换。Xilinx MIG DDR控制器IP是一款专门为FPGA设计的DDR存储器控制器，支持DDR2、DDR3和DDR4等多种类型的DDR存储器。本文将通过分析DDR2、DDR3和DDR4版本的MIG DDR控制器IP使用代码，对其功能进行深入解析，并介绍相应的测试方法。xilinx mig ddr 控制器ip使用代码，包括ddr2,ddr3,ddr4，代码内容为向ddr内部连续写入一串数据，再连续读出，以此测试ddr控制器功能。
DDR3控制器MIG调试总结
一个早起的程序员
08-21 4920
1.在调试K7 FPGA DDR3传输视频时，DDR3用的AXI接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（Clock Period：800M）,需要改为400M。 2.MIG输入时钟有两个，一个事clk_ref,另一个是sys_clk （1）clk_ref是用于调整延时用的，7系列必须是200M，400M可能会出问题； （2）sys_clk是给MIG内部逻辑提供时钟用的（直接到连接到MIG内部锁相环），必须和...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

lu-ming.xyz

觉得有用的话点个赞吧 :)

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值