功能验证 用SV SC V 易语言
覆盖率驱动的随机约束激励
设计师:架构-分模块写代码
验证师:同时做verification plan-testbench,比RTL代码编写复杂几倍
设计人员要能写出RTL代码,验证人员要明白时序功能。
功能验证 用SV SC V 易语言
覆盖率驱动的随机约束激励
设计师:架构-分模块写代码
验证师:同时做verification plan-testbench,比RTL代码编写复杂几倍
设计人员要能写出RTL代码,验证人员要明白时序功能。