为什么多比特数据跨时钟域时不能采用打两拍的方式处理?
如下图所示,每个寄存器的位置不同,布局布线和逻辑的不同会导致每比特数据到达下一级寄存器的延时不同,而且延时会随着打拍数的增加、数据位宽的增加、时钟频率的增大而变得更加恶劣,所导致时钟采样的数据从最初的4’df变成4’d3,从而导致系统出错。
多比特数据跨时钟域的本质,最终也要转化成单比特跨时钟域来处理,对于MUX/DUMX我们知道通过对数据有效标志信号的同步,来间接实现数据的同步,那双口RAM和异步FIFO呢?对于双口RAM来说,通过读地址实现数据的同步,而读地址什么时候有效、什么时候自加需要有控制信号,这个控制信号就作为两边时钟域同步的桥梁,它往往是单比特的,判断写的状态,控制读的开始。而异步FIFO也是如此,异步FIFO通过另一种巧妙的设计,虽然数据是随机的,但是地址却是连续的,此时可以借助格雷码的特点通过同步2^n的地址来实现数据的同步,将地址转成成格雷码后就转换为仅变化一位的单比特跨时钟域情况,地址同步后,数据也就跟着同步了。
1 MUX同步器
场景:带数据有效标志信号的多比特数据做跨时钟域
(1)对单比特的数据有效标志信号在clkB时钟域打两拍
(2)将同步后的数据有效标志信号作为多路选择器的选通信号,由于data enable A 的时序等同于 data bus,也就保证了 data bus已经对齐