Σ-Δ型ADC转换原理及程序设计--AD7712

要理解Σ-Δ型 ADC的工作原理，首先应对以下概念有所了解：①过采样、②噪声成形、③数字滤波和抽取。

①过采样

   单音（基频）信号的功率与所有频率的噪声的RMS功率之和的比值就是信号噪声比（SNR）。对于一个N位ADC，SNR可由公式：SNR=6.02N+1.76dB得到。为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。

   如果将采样频率提高一个过采样系数k，即采样频率为kfS，再来讨论同样的问题，如下左图所示，FFT分析显示噪声基线降低了，SNR值虽未改变，但噪声能量却分散到更宽的频率范围。Σ-Δ信号幅值N位ADC的信噪比SNR = 6.02N + 1.76dB量化噪声本底噪声平均值（基线）功率频域转换器正是利用了这一原理，具体方法就是在1位ADC之后进行数字滤波。如下右图所示，由于大部分噪声位于数字滤波器带宽之外而被滤除，这样，RMS噪声就降低了，使得Σ-Δ转换器能够从一个低分辨率ADC获得宽动态范围。

②噪声成型

   通过下图所示的一阶Σ-Δ调制器的工作原理，可以理解噪声成形的工作机制。

Σ-ΔADC的总体框图如图所示，它包含以下元素：采样保持放大器、差分放大器或减法器、模拟低通滤波器（或积分器）、1位A / D转换器（比较器）、1位DAC、数字滤波器。

Σ-Δ型ADC的总体框图

   如图所示，Σ-Δ型ADC的核心分为Σ-Δ调制器和数字滤波器两部分。

Σ-Δ调制器把模拟输入信号转换成高速脉冲数字信号，脉冲占空比反映了模拟输入电压的大小；

数字滤波器滤除含有噪声的数字信号，得到低噪声、高精度的转换结果。

   在ADC工作过程中，Σ-Δ调制器利用一个差分放大器得到输入模拟信号与反馈DAC输出的模拟信号之间的差值，积分器对差分放大器输出的模拟信号进行积分，并把积分的输出信号（斜坡信号）送入比较器（1bit的模数转换器）中，积分结果被转换成“1”或“0”的数字信号。在系统时钟下，ADC把1位的数字信号送到调制器的输出，同时通过反馈环路，把该数字信号送入1位DAC的输入端。

   调制器输出中“1”的密度正比于输入信号，如果输入电压上升，比较器将产生更多数量的"1"，反之亦然。积分器用来对误差电压求和，对于输入信号表现为低通滤波器，而对于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段。如下图所示。与前面的简单过采样 相比，总的噪声功率虽未改变，但噪声的分布发生了变化。

③数字滤波与抽取

    Σ-Δ调制器以采样速率输出1位数据流，频率可高达MHz量级。数字滤波和抽取的目的是从该数据流中提取出有用的信息，并将数据速率降低到可用的水平。Σ-ΔADC中的数字滤波器对1位数据流求平均，滤除目标带宽以外的量化噪声，并改善ADC的分辨率。数字滤波器决定了信号带宽、建立时间和阻带抑制。

    Σ-Δ转换器中广泛采用的滤波器拓扑是Sinc3，一种具有的低通特性的滤波器。如图10中所示，这种滤波器的一个主要优点是具有陷波特性，可以将陷波点设在和电力线相同的频率，抑制其干扰。陷波点与输出数据速率（转换时间的倒数）直接相关。Sinc3滤波器的建立时间三倍于转换时间。当陷波点设在60Hz时（60Hz数据速率），建立时间为3/60Hz，即50ms。有些应用要求更快的建立时间，而对分辨率的要求较低。

    由于带宽被输出数字滤波器降低，输出数据速率可低于原始采样速率，但仍满足奈奎斯特（Nyquist）定律。这可以通过在频域保留某些采样而丢弃其余采样来实现，这个过程就是所谓的按M因子“抽取”。M因子为抽取比例，可以是任何整数值，在选择抽取因子时应该使输出数据速率高于两倍的信号带宽，如下图所示。这样，如果以频率fs对输入信号进行采样，滤波后的输出数据速率可降低至fs/M，而不会丢失任何信息。

MSP430控制AD7712采集数据程序：https://blog.csdn.net/m0_37779673/article/details/118025400