通信原理板块——卷积码的结构框图、状态图以及维特比算法求解卷积码序列

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

对卷积码的结构框图、状态图等计算
1、卷积码关系式与结构框图之间的对应关系
运用卷积码的基本原理：
卷积码编码器由三种主要元件构成，包括Nk级移存器、n个模2加法器和一个旋转开关。
模2加法器的输入端连接到一些移存器的输出端，数目可以不同。
模2加法器的输出端均接到旋转开关上。
将时间分成等间隔的时隙，在每个时隙中k比特从左端进入移存器，并且移存器各级暂存的信息向右移k位。
旋转开关每时隙旋转一周，输出n比特(n＞k)。
2、卷积码的状态转移图和表
卷积码的几何表述——状态图
确认当前输入信息位、移存器前一状态、移存器下一状态和输出码元之间关系，得到状态转移表，画出状态转移图
3、卷积码的编码求解
卷积码的几何表述——网格图
利用网格图可以快速获取输入序列对应的卷积码
4、维特比算法
以(n,k,N)卷积码
第一步：考察接收序列前nN位，可通过网格图观察，符合编码的路径
第二步：继续考察接收序列中后面相邻的N位，同样方式，最终确定汉明码距最小的路径对应的输入信息序列为解码序列。
例题一：
某卷积码编码器的结构如下图，输出时C1C2交替输出。
①写出输出C1n和C2n与信息序列bn的关系式；
②画出该卷积码的状态转移图；
③若移存器M1的初始状态为0，试求输入信息序列为0110时的卷积码输出序列。

解析：
①由编码器的结构框图可得：
C1n=b(n)
C2n=b(n)⊕b(n-1)
②当前输入信息位、移存器前一状态、移存器下一状态和输出码元之间关系
状态转移表为：

状态转移图为：

③根据网格图，输入码为0110，共4个间隙，可得对应的卷积码为：
00 11 10 01

例题二：
（2，1，2）卷积码编码器原理框图如下图。求：

①写出输出码元和输入码元的逻辑关系；
②画出该卷积码的状态转移图，并附状态转移表；
③若信息码序列为11010，求对应的卷积码；
④若接收端接收码序列为0011011100，用维特比算法求出信息码序列。
解析：
①由编码器的结构框图可得：
Ct1=b(t)
Ct2=b(t)⊕b(t-1)⊕b(t-2)
②当前输入信息位、移存器前一状态、移存器下一状态和输出码元之间关系
状态转移表为：

状态转移图为：

③根据网格图，信息码序列为11010，共5个间隙，可得对应的卷积码为：11 10 00 10 01

④接收端接收码序列为00 11 01 11 00
第一步：对接收序列前4个码0011进行考察，根据汉明码距确认幸存路径为aaa,aac,acd,acb;
第二步：对接收序列01进行考察，根据汉明码距确认幸存路径为aaaa,aaac,aacd,aacb;
第三步：对接收序列11进行考察，根据汉明码距确认幸存路径为aacdb,aacdd,aacbc,aacba;
第四步：对接收序列00进行考察，根据汉明码距确认幸存路径为aacdaa;
第五步：根据状态图可得：a→a→c→d→a→a
可确认信息码序列为01000

例题三：
已知(2,1,3)卷积码的输出码元与输入码元的逻辑关系如下：

①画出该卷积码的编码器框图；
②画出该卷积码的状态图，并附状态表；
③若输入码为1011，求输出码序列。
解析：
①由关系式可得：

②当前输入信息位、移存器前一状态、移存器下一状态和输出码元之间关系
状态转移表为：

状态转移图为：

③根据网格图，输入码为1011，共4个间隙，可得对应的卷积码为：
10 01 00 10