基于FDMA和AXI4接口的DDR4遍历读写测试

小灰灰的FPGA

于 2024-12-19 01:00:00 发布

阅读量1k

点赞数 22

分类专栏： FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/m0_50111463/article/details/143826399

版权

FPGA 专栏收录该内容

51 篇文章

订阅专栏

在这里插入图片描述

本节目录

一、DDR4测试的设计框架
二、FDMA的接口
三、DDR4的读写模块
四、仿真
五、往期文章链接

本节内容

一、DDR4测试的设计框架

通常在FPGA开发过程中，涉及到大数据的存储使用，均会引入DDR内存的读写。第一版的硬件开发，需要配合硬件进行DDR的读写测试，当然，如果仅仅依据ddr的自校准信号来评判ddr内存的读写ok，并不能说服。
对于DDR的内存地址读写，有两种思路，一种是基于软核的读写测试，通过串口打印测试报告来查看，这种方式是基于C语言的DDR的地址写入与读取，并显示对应的测试结果；另一种是在PL侧开发对应的逻辑代码，从而实现DDR内存地址的全遍历读写测试，比对写入和输入的数据，从而实现测试。当然，支持中断启动读写测试的方式，实现DDR4遍历读写测试，并通过内部寄存器获取关键的测试结果与报告。
以下是简单的测试框架，ddr4_rw_fdma是预留的fdma的读写数据接口，用于DDR4遍历读写测试。至于用户侧，同样预留了fdma的读和写接口，这样方便与独立开发。通过xilinx的axi interconnect的rr调度，从而实现axifull接口的仲裁。
在这里插入图片描述

二、FDMA的接口

DMA，内存直接访问，共享DDR内存空间，不同模块实现DDR的数据的读写。
FDMA，可以理解为帧格式的DMA操作，一种简易的DMA的操作方式，将AXIfull接口数据转换成读写测试数据接口，开放给用户侧使用，开发者使用相对方便，对于逻辑处理也更简单，不需要关注AXIfull的内部通道，比如：读通道，写通道，写响应等。
fdma的写通道，转换为axifull的写地址通道、写数据通道、写响应通道。fdma的读通道，转换为axifull的读地址通道、读数据通道。这样的好处，就是FPGA开发者使用fdma的读写通道就可以实现数据的读写，毕竟接口简单，逻辑处理就相对容易和轻松。若追求高性能的dma，需要自己去开发对应的DMA的操作方式。
在这里插入图片描述

三、DDR4的读写模块

DDR4的读写测试，通过一个读写模块实现，主要是模块的状态机来实现。
第一步：等待DDR4的上电自校准ok；
第二步：对DDR4的全地址写入数据，64bit的数据位宽，一个地址对应一个字节，也就是对应4个地址叠加。每四个地址叠加后写入对应的64bit的数据。
第三步：对DDR4的全地址读出，同时与每四个地址叠加后的数据进行比对，并将错误数据计数。
在这里插入图片描述

一些关键的接口数据
i_ddr4_calib_ok表示DDR4的ip核自校准功能是否ok;
i_ddr4_test_boot表示通过寄存器启动遍历读写测试，注意需在o_ddr4_test_finish结束的时候才会生效，并且脉冲生效；
o_ddr4_test_finish表示当前此轮DDR4读写测试结果；
o_error_cnt表示当前此轮DDR4读写测试结果中异常数据。
在这里插入图片描述