【FPGA】Vivado使用问题记录

联合篇

vivado+modelsim联合仿真（windows）

• FPGA学习之路—Vivado与Modelsim联合仿真

• Vivado：【1】Vivado 2018.3 配置ModelSim仿真,修改代码后再仿真

vivado+vcs联合仿真（Linux）

• Vivado 2021.2版本与VCS/Verdi 2018版本联合仿真
• VCS+Verdi脚本化仿真Vivado工程流程

vivado+vscode编辑器扩展（windows）

• Vivado加上VsCode让你的生活更美好

vivado+

工程篇

PLL核使用

FFT核使用

• Vivado Xilinx FFT IP核v9.0 使用详解（附仿真实例）
• Vivado FFT IP核配置：从入门到熟练

ILA使用

• Vivado ILA观察信号和调试过程
• ila采集时钟波形，引发的关于时序的思考

约束篇

引脚约束

• vivado 约束未使用引脚

番外篇

VCS+Verdi+Makefile 初体验

• VCS+Verdi+Makefile 初体验

vscode+iverlog&gtkwave快捷仿真