PCIe5.0 AIC CTS测试简介（2）

AIC的CTS测试大致包含8个测试项，从本篇文章开始分别做简单介绍，主要是自己学习总结，方便需要时查看，主要是介绍测试思想，跟实际仪器的操作还有一定距离。

如果有读者看到此系列文章，由于一些术语和原理对读者的PCIe的基础有一定的要求，可能会看不太懂，这种情况可以在评论区留言。

测试项二：Add-in Card Transmitter Pulse Width Jitter Test

测试目的：验证TTX-UPW-TJ,TTX-UPW-DJDD,TTX-UTJ,TTX-UDJDD不高于spec的要求。

测试基于的LTSSM状态：Polling.Compliance

测试步骤：

1、采用协会的CBB5.0夹具板，CBB提供SSC（-0.5% down-spread），打开SSC

2、搭建环境，AIC+CBB+专用线缆+高速示波器，除了待测lane的tx连到示波器，其余lane的TX做50ohm端接。

3、CBB上的compliance toggle output连到CBB上的RX LANE0，使得测试中可以通过按键切换compliance pattern。

4、CBB上电

5、按键切换到lane0 jitter测试专用pattern（测jitter的pattern为1010）

5、使用高速示波器测量波形，示波器带宽要求33G，采样率要求一个UI可以被采集4次，即128GS/s，示波器中已嵌入RC封装+trace的S参数模型。

6、累计捕捉2M个UI

7、示波器里的Sigtest程序可以推算出BER为10^(-12)下的TTX-UPW-TJ,TTX-UPW-DJDD,TTX-UTJ,TTX-UDJDD。Sigtest会遍历-5dB~-15dB的CTLE，然后采用TTX-UPW-TJ最小的档位。

8、TTX-UPW-TJ,TTX-UPW-DJDD,TTX-UTJ,TTX-UDJDD的spec规定最大值分别为6.25ps，2.5ps，6.25ps，3.125ps，小于等于则pass，反之测试fail。

9、关闭SSC再按以上步骤测试一遍。

10、每个lane都按照以上操作测试一遍。