PCIe5.0 AIC CTS测试简介（1）

最新推荐文章于 2025-03-13 11:29:20 发布
最新推荐文章于 2025-03-13 11:29:20 发布
阅读量1.5k 收藏 9
点赞数 2
文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_53559277/article/details/128688723
版权

PCIe5.0 AIC的CTS测试大致包含8个测试项，从本篇文章开始分别做简单介绍，主要是自己学习总结，方便需要时查看，主要是介绍测试思想，跟实际仪器的操作还有一定距离。

如果有读者看到此系列文章，由于一些术语和原理对读者的PCIe的基础有一定的要求，可能会看不太懂，这种情况可以在评论区留言，不喜勿喷。

测试项一：Add-in Card Transmitter Signal Quality

测试目的：验证所有速率等级下，基于特定的TX EQ设置，能满足眼图及jitter的要求。

测试基于的LTSSM状态：Polling.Compliance

测试步骤：

  1. 采用协会的CBB5.0夹具板，CBB提供SSC（-0.5% down-spread）

  1. 搭建环境，AIC+CBB+专用线缆+高速示波器，除了待测lane的tx

最低0.47元/天 解锁文章
PCIe5.0 AIC CTS测试简介（5）
m0_53559277的博客
01-17 878
pcie5.0 aic cts cem
PCIe5.0 AIC CTS测试简介（3）
m0_53559277的博客
01-16 1032
pcie5.0 aic cts
深入解析 M.2 (NGFF) PCIe 3.0 接口设计 —— 硬件、驱动与产品角度
最新发布
Interview_TC的博客
03-13 1727
在现代嵌入式系统、工控设备、AI 加速计算等领域，M.2 (NGFF) 接口已经成为扩展高速存储、无线通信和计算能力的重要标准之一。特别是在 NXP i.MX 8M Plus 这样的嵌入式开发平台中，PCIe 3.0 M.2 接口通常用于连接 NVMe SSD、Wi-Fi 6/7 无线模块、AI 加速模块（如 Google Edge TPU）等。本文将基于 NXP 8MPLUS-BB 开发板的 M.2 (NGFF) 设计，从 硬件架构、PCIe 底层驱动实现、Linux 驱动支持及产品应用 角度深入解析其核
PCIe5.0 AIC CTS测试简介（2）
m0_53559277的博客
01-15 799
pcie5.0 aic cts
PCIe5.0 AIC CTS测试简介（4）
m0_53559277的博客
01-17 1957
pcie5.0 aic cts cem
CTS 测试
Abusihhh的博客
06-22 4016
Camera CTS 测试
浅谈pcie硬件验证方案
weixin_43291134的博客
11-07 6600
介绍了pcie有源、无源通道的spec，基本验证方法
USB4 PCIe Tunneling CTS Rev 1.1 - REDLINE.pdf
08-10
The tests in this test specification verify that the Router in a USB4 Host, Hub, or Peripheral Device is compliant with Chapter 11 of the USB4 Specification.
MIPI D-PHY物理层CTS测试及实测难点
qq_41585670的博客
04-09 2575
MIPI D-PHY测试
#PCIE# PCIe的接口形态之Add-in-Card(AIC)
那么菜的博客
01-14 5108
PCIe AIC 是最常见的PCIe接口形态，组装过电脑的同学可能比较清楚，电脑上的主板上都会有下面的几排插槽，这就是典型的PCIe AIC的插槽，比较常见的插槽位宽为x16和x1 链接自https://www.muycomputerpro.com/2019/06/01/pci-express-5-0 插在上面的卡就是PCIe AIC。PCIe AIC常见的有显卡，无线网卡，存储设备等等 链接自http://in.ali213.net/pingce/201607/2295_2.html 这个
PCIE 2.0 CEM 测试规范
04-19
PCIE 2.0 CEM 测试规范，This specification is a companion for the PCI Express Base Specification, Revision 2.0. Its primary focus is the implementation of an evolutionary strategy with the current PCI™ desktop/server mechanical and electrical specifications. The discussions are confined to ATX or ATX-based form factors. Other form factors, such as PCI Express® Mini Card are covered in other separate specifications.
CTS测试完整报告vF47.rar
11-16
工作中的CTS报告，供自己也供大家参考，内容是完整的google 认证报告，包括CTS，GTS，STS，VTS等等
cts测试框架-V2
12-23
cts测试框架-V2，在基础框架的基础上又一次封装，CompatibilityTest
pcie 协议 5.0
11-09
开源pcie 5.0 官方文档 PCI, PCI Express, PCIe, and PCI-SIG are trademarks or registered trademarks of PCI-SIG. All other product names are trademarks, registered trademarks, or servicemarks of their respective owners.
PCIE 3.0性能测试
08-16
设置PCIE 的 去加重（de-emphasis）和前冲（preshoot）8GT/s 一致性眼图测试（Compliance Eye 8GT/s，Test 1.4） 该项测试的目的是验证被测系统的信号眼图的眼高和眼宽等是否满足CEM 规范的要求。 使用的码型为128B/130B 编码格式的一致性测试码型（compliance pattern）。由于Tx 发送端 波形有11 种preset，CEM 规范要求只要有一种 preset 码型（可选择一种最好的码型）通过 即可，可以任意选择preset 等于 1 或者7 或者 8 的码型进行测试，如果三种 preset 所对应的 码型都不能够通过，那么则需要继续测量余下的其它 preset 对应的码型，直到有通过为止， 否则需要将所有的 preset 对应的码型都测完以确定眼图测试是否通过。规范要求示波器一次 至少采集约1.5M 个UIs（比特位）进行测试，如果示波器采样率设置为 40GS/s，则需要采 集约8M 个数据点进行测试
PCIE3.0简介及信号和协议测试方法
06-12
CI Express（简称PCIE）总线是PCI总线的串行版本，其采用多对高速串行的 差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的 5Gbps以及现在正逐渐开始应用的3代8Gbps。 PCIE标准是由PCI-SIG组织制定，自从推出以来，1代和2代标准已经在PC和 Server上逐渐普及，用于支持高速显卡以及其它接口卡对于高速数据传输的要求。 出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCIE 3.0，即 PCIE 3代的规范。
PCIe访问控制服务（ACS）
热门推荐
MangoPapa
09-14 2万+
✨ 1. 为何要用ACS ？ ????1.1 P2P传输风险   ATS（Address Translation Services）是一种基于信任的服务协议。如果EP端ATC（Address Translation Cache）声称其发出的访问请求是经过转换后的地址，且该地址刚好落在PCIe交换开关的BAR范围内，则该访问请求不会到达RC，而是被交换开关路由到该地址所对应的EP。也就是说，该访问请求绕
PCIE协议版--M.2接口规范V1.0中文版1——电气规格篇
想你所想，做你所做
04-11 8756
3.电气规范 3.1 Connectivity Socket 1 系统接口信号 表15适用于Socket 1-SD和Socket 1-DP输出版本。 3.1.1.补充NFC信号 当一个SIM设备被用作安全元素时，NFC解决方案可以与表16中列出的附加信号相结合。 3.1.2.电源和地 PCI Express M.2 Socket 1使用一个3.3 V电源。电压源，+3.3 V，预计在系统的备用/暂停状态期间可用，以支持通信卡上的唤醒事件处理。 一些较高频率的信号需要与周围的信号进行额外的隔离，使用交
PCIe5.0的Add-in-Card(AIC)金手指layout建议（二）
小孟同学的博客
10-21 2740
AIC应该在靠近倒角位置布置间隔1mm的GND孔，这些地孔通过和内层的GND平面相连，进一步抑制金手指边缘区域的串扰。这些地孔仅应该分布在高速pin的区域，即A12/B12到A82/B82。
PCIE5.0所有接口类型
06-09
1. PCI Express 5.0 x1接口：用于连接单个PCIe设备，带宽为32GB/s。 2. PCI Express 5.0 x4接口：用于连接多个PCIe设备，带宽为128GB/s。 3. PCI Express 5.0 x8接口：用于连接多个PCIe设备，带宽为256GB/s。 4. PCI...
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值