CMOS模拟集成电路发展历史、设计特点、设计流程

集成电路发展历史：

• 20世纪50年代，小规模集成电路，small scale Intergrated circuits，集成度个元件
• 20世纪60年代，中规模集成电路，medium scale Intergrated circuits，集成度
• 20世纪70年代，大规模集成电路，large scale Intergrated circuits，集成度上千个元件
• 20世纪70年代末，超大规模集成电路，very large scale Intergrated circuits，集成度
• 20世纪80年代，特大规模集成电路，ultra large scale Intergrated circuits，集成度以上

CMOS模拟集成电路，与数字集成电路设计区别：

1. CMOS模拟集成电路设计，涉及速度、功耗、增益、精度、电源电压等多种因素相互折衷；
2. CMOS模拟集成电路，对噪声、串扰和其他干扰比数字电路敏感得多；
3. CMOS器件的二级效应对模拟电路性能的影响，比对数字电路性能影响要严重得多；
4. 高性能CMOS模拟集成电路设计只能通过手工设计。许多数字电路都是自动综合和布局生成的；
5. CMOS模拟集成电路的仿真，基于模型对各种效应的描述，比数字电路更需要利用经验和直觉来分析仿真结果。

CMOS模拟集成电路设计流程：

1. 系统规格定义；
2. 电路设计；
3. 电路仿真模拟
4. 版图实现；
5. 物理验证；
6. 参数提取后仿真；
7. 导出设计文件，流片；
8. 芯片制造；
9. 测试、验证。

 1. 系统规格定义

• 对每个功能进行定义，
• 提出时序、功耗、面积、信噪比等参数范围要求。

2. 电路设计

• 选择合适工艺库
• 合理结构系统

3. 电路仿真

• 确认设计正确，再进行仿真
• 基于器件模型，借助EDA工具，对电路性能进行评估、分析

根据仿真结果

• 修改器件参数，根据工艺库的变化来确定电路工作的区间和限制
• 验证环境因素的变化对电路性能的影响，
• 最后还要通过仿真结果指导下一步版图实现

4. 版图实现

【版图】：电路的物理几何描述。

把设计的电路，转换成图形描述形式。

设计过程要考虑：设计规则、匹配性、噪声、串扰、寄生效应对电路性能和可制造性的影响。

5. 物理验证

• 版图的设计，是否满足晶圆代工厂的制造可靠性需求？
• 从电路转换到版图，是否引入了新的错误？

物理验证阶段，通过设计规则检查（Design Rule Check，DRC），和版图网表与电路原理图比对（Layout Versus Schematic，LVS）解决上述两类验证问题。

6. 参数提取后仿真

【前仿真】：不包含来自版图的寄生参数，电路模拟比较理想

【后仿真】：加入版图中的寄生信息，进行的仿真。

当仿真结果不满足需要时，要修改器件参数，设置某些地方的结构。

7. 导出流片数据

导出版图数据（GDSII）文件，提交晶圆厂，进行制造。