Chisel入门——在windows系统下部署Chisel环境并点亮FPGA小灯等实验

于 2024-06-13 21:42:22 发布
阅读量948 收藏 26
点赞数 14
文章标签： fpga开发 windows sbt scala
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_67981564/article/details/139451444
版权

Chisel入门——在windows系统下部署Chisel环境并点亮FPGA小灯等实验

一、chisel简介

传统数字芯片的RTL设计采用Verilog语言为主，Chisel语言的全称是Constructing Harward in Scala Embeded Language，即在Scala语言中导入Chisel3库，即可使用Chisel语言。其特点是面向对象编程，可以方便地参数化定制硬件电路，加快设计流程。目前在RISC-V生态中应用较多，中科院计算所主持的培育下一代处理器设计人才的“一生一芯”项目也在极力推进该语言。

Chisel是一个Scala库，用于构建高级别的、可综合的、模块化的硬件设计。它允许设计师在高层次上定义硬件的行为，然后通过一系列的转换步骤将其转换为低层次的Verilog或VHDL代码。这使得设计师可以专注于实现硬件的功能，而不需要关心底层的细节。

Chisel的主要特点包括：

高级抽象：使用Scala的高级别抽象来描述硬件行为。
可综合：生成的Verilog或VHDL代码可以直接用于ASIC或FPGA的设计。
模块化：可以将设计分解为多个独立的模块，每个模块都可以独立地进行测试和验证。
交互式开发：可以在Scala REPL中直接运行Chisel代码，以便于调试和验证。

为什么要提出Chisel？
Chisel的设计者们是这么说的（以下翻译自官网Motivation – “Why Chisel?”）：

在我们的科研项目和硬件设计课程中，与现有硬件描述语言进行了多年的斗争，这促使我们开发一种新的硬件语言。Verilog和VHDL是作为硬件仿真语言开发的，直到后来它们才成为硬件综合的基础。这些语言的大部分语义不适用于硬件综合，事实上，许多结构都无法综合。其他结构在他们如何映射到硬件实现是很不直观的，或者说他们的使用可能会意外地导致非常低效的硬件结构。虽然可以使用这些语言的子集并且还能得到可以接受的效果，但它们仍然呈现出混乱和令人困惑的规范模型，特别是在教学环境中。

然而，我们开发新硬件语言的最强烈动机是我们希望改变电子系统设计的方式。我们认为，重要的是不仅要教学生如何设计电路，还要教他们如何设计电路生成器——从高级设计参数和约束自动生成设计的程序。通过电路生成器，我们希望利用设计专家的辛勤工作，为大家提高设计抽象水平。为了表达灵活和可拓展的电路结构，电路生成器必须采用复杂的编程技术来确定如何根据高级参数值和约束更好地定制其输出电路。虽然Verilog和VHDL包含一些用于编程电路生成的原始结构，但它们缺乏现代编程语言中的强大功能，例如面向对象编程、类型推断、对函数式编程的支持以及反射等。

我们没有从头开始构建新的硬件设计语言，而是选择在现有语言中嵌入硬件构造原语，我们选择Scala不仅是因为它包含我们认为对于构建电路生成器很重要的编程特性，还因为它是专门作为特定领域语言（DSL）的基础而开发的。

这里只做简单的介绍：更多资料可以查看以下链接
链接: link

二、vscode搭建scala开发环境

2.1 安装Scala官方插件

在VS Code中安装插件，先安装 Scala Syntax (official)，再安装 Scala (Metals)：
在这里插入图片描述
第一个和第二个都需要安装

2.2 java版本（本人用的是jdk18）

注意可能部分jdk不适配
在这里插入图片描述
直接打开终端，输入

java -version

在这里插入图片描述

2.3 下载Scala Windows版本的二进制文件

下载链接：link

在这里插入图片描述
然后一直点击next即可

注意需要记得安装的路径
在这里插入图片描述

2.4 配置环境变量

1、变量值即为安装的路径
在这里插入图片描述
2.PATH变量下再新增值
在这里插入图片描述

2.5 scala测试

终端输入scala，出现以下信息即可
在这里插入图片描述

2.6 vscode运行scala

在这里插入图片描述
代码如下：

object HelloWorld 
{    
	def main(args: Array[String]): Unit = {
	        println("Hello, world!")    
	        }
}

在这里插入图片描述

三、windows安装sbt

3.1、sbt下载及安装

官网：http://www.scala-sbt.org/download.html
如果下载的是压缩文件，解压后需要配置环境变量等
通过下面这种方式一般都自动配置好了环境变量

点击next即可，还是要记住安装路径（）
在这里插入图片描述

3.2 配置环境变量

这里和sacla的配置内容相同
在这里插入图片描述
在这里插入图片描述

3.3 sbt配置

修改 sbt\conf\sbtconfig.txt 为以下内容：

# sbt configuration file for Windows
 
# Set the java args

#-mem 1024 was added in sbt.bat as default
 
-Xms1024m
-Xmx1024m
-Xss4M
-XX:ReservedCodeCacheSize=128m
 
# Set the extra sbt options

-Dsbt.log.format=true
-Dsbt.boot.directory=D:/sbt/boot/
-Dsbt.global.base=D:/sbt/.sbt
-Dsbt.ivy.home=D:/sbt/.ivy2
-Dsbt.repository.config=D:/sbt/conf/repo.properties
-Dsbt.override.build.repos=true

设置阿里云镜像，国内的网络环境复杂，在 sbt\conf\ 下新建 repo.properties 文件，内容为

[repositories]
    local
    aliyun-central: https://maven.aliyun.com/repository/central
    aliyun-public: https://maven.aliyun.com/repository/public
    jcenter: https://jcenter.bintray.com/
    repo1: https://repo1.maven.org/maven2/
    store_2: https://repo2.maven.org/maven2/
    aliyun-releases: https://maven.aliyun.com/repository/releases
    aliyun-apache-snapshots: https://maven.aliyun.com/repository/apache-snapshots
    aliyun-google: https://maven.aliyun.com/repository/google
    aliyun-jcenter: https://maven.aliyun.com/repository/jcenter
    aliyun-spring: https://maven.aliyun.com/repository/spring
    aliyun-spring-plugin: https://maven.aliyun.com/repository/spring-plugin
    sbt-plugin: https://repo.scala-sbt.org/scalasbt/sbt-plugin-releases/
    sonatype: https://oss.sonatype.org/content/repositories/snapshots  
    typesafe: https://repo.typesafe.com/typesafe/ivy-releases/, [organization]/[module]/(scala_[scalaVersion]/)(sbt_[sbtVersion]/)[revision]/[type]s/[artifact](-[classifier]).[ext], bootOnly
    typesafe2: https://repo.typesafe.com/typesafe/releases/
    atlassian: https://packages.atlassian.com/content/repositories/atlassian-public/
    spring-plugin: https://repo.spring.io/plugins-release/
    hortonworks: https://repo.hortonworks.com/content/repositories/releases/

3.4测试

完成后打开cmd，输入 sbt，可能会有一段下载依赖包的过程，成功后会进入命令行，即sbt安装成功
在这里插入图片描述
退出方式：在命令框中输入 exit 即可退出
在这里插入图片描述

四、用Chisel点亮FPGA小灯

参考的chisel书为chisel-book，是一个PDF文档，
链接: link
在这里插入图片描述

4.1 Hello world 实现

在这里插入图片描述
我们从书上找到相应的代码，然后把代码拉下来

git clone https://gitcode.com/schoeberl/chisel-examples.git

在这里插入图片描述

我们知道FPGA需要的是.v文件，显然我们拉下来的代码并没有这个文件，所以我们需要进行一些处理

来到当前文件目录，运行 sbt run
在这里插入图片描述

第一次编译需要等待一段时间，然后显示成功。
hello.scala
在这里插入图片描述

//点亮小灯
/*
 * This code is a minimal hardware described in Chisel.
 * 
 * Blinking LED: the FPGA version of Hello World
 */
// 
import chisel3._
// 
/**
 * The blinking LED component.
 */
// 
class Hello extends Module {
  val io = IO(new Bundle {
    val led = Output(UInt(1.W))
  })
  val CNT_MAX = (50000000 / 2 - 1).U
// 
  val cntReg = RegInit(0.U(32.W))
  val blkReg = RegInit(0.U(1.W))
// 
  cntReg := cntReg + 1.U
  when(cntReg === CNT_MAX) {
    cntReg := 0.U
    blkReg := ~blkReg
  }
  io.led := blkReg
}
// 
/**
 * An object extending App to generate the Verilog code.
 */
object Hello extends App {
  (new chisel3.stage.ChiselStage).emitVerilog(new Hello())
}

然后即可生成.v文件
在这里插入图片描述

hello.v文件如下

在这里插入图片描述
以及顶层文件 hello_top.v：

在这里插入图片描述

4.2 上板验证

  1. 创建quartus项目
    板子型号为 EP4CE115F29C7

  2. 加入.v文件
    将生成的 Hello.v文件 和 hello_top.v文件 添加到项目中，并设置hello_top.v为顶层文件：

3、引脚绑定
在这里插入图片描述

4、烧入
实验结果如下：
在这里插入图片描述

五、在DE2-115开发板上实现流水灯

步骤和上面相似：

修改 Hello.scala 文件为：

import chisel3._
import chisel3.util._

class Hello extends Module {
  val io = IO(new Bundle {
    val led = Output(UInt(8.W))  // 8 位 LED 输出
  })

  val maxCount = (50000000 / 10).U  // 调整这个参数改变流水灯的速度（DE2-115 使用 50MHz 时钟）
  val counter = RegInit(0.U(32.W))
  val position = RegInit(0.U(3.W))

  // 计数器逻辑
  counter := counter + 1.U
  when(counter === maxCount) {
    counter := 0.U
    when(position === 7.U) {
      position := 0.U
    }.otherwise {
      position := position + 1.U
    }
  }

  // LED 输出逻辑
  io.led := (1.U << position)
}

object Hello extends App {
  (new chisel3.stage.ChiselStage).emitVerilog(new Hello())
}

修改后再次运行
在这里插入图片描述
hello.v 文件

module Hello(
  input        clock,
  input        reset,
  output [7:0] io_led
);
`ifdef RANDOMIZE_REG_INIT
  reg [31:0] _RAND_0;
  reg [31:0] _RAND_1;
`endif // RANDOMIZE_REG_INIT
  reg [31:0] counter; // @[Hello.scala 10:24]
  reg [2:0] position; // @[Hello.scala 11:25]
  wire [31:0] _counter_T_1 = counter + 32'h1; // @[Hello.scala 14:22]
  wire [2:0] _position_T_1 = position + 3'h1; // @[Hello.scala 20:28]
  assign io_led = 8'h1 << position; // @[Hello.scala 25:18]
  always @(posedge clock) begin
    if (reset) begin // @[Hello.scala 10:24]
      counter <= 32'h0; // @[Hello.scala 10:24]
    end else if (counter == 32'h4c4b40) begin // @[Hello.scala 15:30]
      counter <= 32'h0; // @[Hello.scala 16:13]
    end else begin
      counter <= _counter_T_1; // @[Hello.scala 14:11]
    end
    if (reset) begin // @[Hello.scala 11:25]
      position <= 3'h0; // @[Hello.scala 11:25]
    end else if (counter == 32'h4c4b40) begin // @[Hello.scala 15:30]
      if (position == 3'h7) begin // @[Hello.scala 17:28]
        position <= 3'h0; // @[Hello.scala 18:16]
      end else begin
        position <= _position_T_1; // @[Hello.scala 20:16]
      end
    end
  end
// Register and memory initialization
`ifdef RANDOMIZE_GARBAGE_ASSIGN
`define RANDOMIZE
`endif
`ifdef RANDOMIZE_INVALID_ASSIGN
`define RANDOMIZE
`endif
`ifdef RANDOMIZE_REG_INIT
`define RANDOMIZE
`endif
`ifdef RANDOMIZE_MEM_INIT
`define RANDOMIZE
`endif
`ifndef RANDOM
`define RANDOM $random
`endif
`ifdef RANDOMIZE_MEM_INIT
  integer initvar;
`endif
`ifndef SYNTHESIS
`ifdef FIRRTL_BEFORE_INITIAL
`FIRRTL_BEFORE_INITIAL
`endif
initial begin
  `ifdef RANDOMIZE
    `ifdef INIT_RANDOM
      `INIT_RANDOM
    `endif
    `ifndef VERILATOR
      `ifdef RANDOMIZE_DELAY
        #`RANDOMIZE_DELAY begin end
      `else
        #0.002 begin end
      `endif
    `endif
`ifdef RANDOMIZE_REG_INIT
  _RAND_0 = {1{`RANDOM}};
  counter = _RAND_0[31:0];
  _RAND_1 = {1{`RANDOM}};
  position = _RAND_1[2:0];
`endif // RANDOMIZE_REG_INIT
  `endif // RANDOMIZE
end // initial
`ifdef FIRRTL_AFTER_INITIAL
`FIRRTL_AFTER_INITIAL
`endif
`endif // SYNTHESIS
endmodule

（这个实验直接把hello.v文件设为top文件即可，不需要加其他文件了）

然后依照和上面一样即可

引脚绑定信息如下：

在这里插入图片描述
实验效果：需要按住key0
在这里插入图片描述

六、心得体会

初次使用chisel，说实话遇到了许多的困难，无论是软件安装还是例子的寻找的遇到了一定的问题，最后磕磕绊绊终于完成了本次实验。
Chisel以Scala为基础，它的抽象级别高，极大提升了硬件设计效率，让代码更简洁且易于维护。通过Chisel，我体验了用近似软件工程的思维做硬件设计的便捷，特别是在模块化、参数化设计上的优势，这为复用代码和快速迭代创造了条件。Chisel结合Scala的强大生态，使得测试和验证更加高效，同时降低了硬件设计的学习曲线，尤其适合教学和研究用途。
感谢这些文章
https://blog.csdn.net/weixin_43681766/article/details/124905667

https://blog.csdn.net/zhengwenbang/article/details/108483335

@cherry。
关注
  • 14
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
第十六章 Chisel入门——搭建开发环境
qq_34291505的博客
02-15 2万+
用于编写Chisel的Scala内容已经全部讲完了，下面就可以正式进入Chisel的学习之旅了。有兴趣的读者也可以自行深入研究Scala的其它方面，不管是日后学习、工作，或是研究Chisel发布的新版本，都会有不少的帮助。 在学习Chisel之前，自然是要先讲解如何搭建开发环境。因为目前还没有Windows系统的开发环境，所以读者最好有一个Linux系统的虚拟机，或者Mac OS的电脑。在这里，...
用于chisel的环境建立，可以在window下使用
09-17
make.exe文件，配合sbt使用. 拷贝make.exe到sbt的bin目录，这是为了使用makefile来编译chisel。
chisel环境安装
wlf_go的博客
04-13 1053
step 0: 把java装好 chisel依赖于java的。所以第一步你要装个java. 去oracle官网去下载，下面网站。 Java SE Development Kit 8 - 下载​www.oracle.com 如果你恰好家境贫寒，就下上面个版本。找到这个，免费。不过上面网站需要注册，所以直接百度搜一个jdk-8u251-windows-x64装了好了。 也是，一路下一步的点。 step 1: 装个IDE 第一个步显然是要装个IDE。对于新手来说没必要搞各种复杂的东西，直接.
Chisel教程——02.Chisel环境配置和第一个Chisel模块的实现与测试
github-3rr0r的博客
02-10 8444
现在已经对Scala有一定的了解了，可以开始构造一些硬件了。Chisel的全称为Constructing Hardware In a Scala Embedded Language，是一个基于Scala的DSL（Domain Specific Language，特定领域专用语言），因此可以在同一串代码内兼得Scala和Chisel编程的优点。......
Chisel教程.pdf
10-04
2015年的一门入门课程，介绍了Chisel的简要内容。内容精练，适合入门。
chisel 培训讲义
02-20
Chisel官方培训讲义，想要了解Chisel已经Risc-V的专业人士必读！
chisel离线环境搭建
08-04
chisel离线环境搭建
ansible-role-chisel:部署https的Ansible角色
05-02
Ansible角色，用于将客户端和/或服务器部署为systemd服务。 主要思想是使用它轻松地实现一个保管箱方案的自动化，以确保客户端始终回叫而不管网络问题，重新启动或程序崩溃，同时还利用了凿子可以提供的基于SSH或...
chisel3：Chisel 3：现代硬件设计语言
02-05
chisel3：Chisel 3：现代硬件设计语言
chisel-getting-started-chinese
03-09
本文档是Chisel (Constructing Hardware In a Scala Embedded Language) 的介绍性...Chisel 是一种嵌入在高阶编程语言Scala 中用来构造硬件的语言。在未来的某个时候我们将提供更适合的参考手册，引入更多的教程示例
详细介绍如何在linux中配置chisel环境
耐心的小黑的博客
06-18 2922
一、安装java和scala 1、安装java 安装java sudo apt install openjdk-11-jre-headless 安装javac sudo apt install openjdk-11-jdk-headless 测试是否安装成功： java --version或javac --version 2、安装scala 1）下载 传送门：https://www.scala-lang.org/download/2.12.12.html 2）解压缩文件包，可将其移动至/usr/l
Chisel入门（一）------搭建Chisel开发环境
qq_38798111的博客
02-27 2283
开始学Chisel第一节-----搭建Chisel开发环境
Chisel环境搭建教程（Ubuntu）
weixin_48510320的博客
05-02 3835
chisel的依赖很多，而且很容易出现版本不兼容的情况，这里每一步我都会提供自己的安装版本 OS版本：Ubuntu 21.04 64bit 相关参考资料见底
【IC设计】Chisel开发环境搭建
VICI的博客
09-06 963
如果想快速搭建好环境，不关心具体的安装过程，可以直接复制文章后面的【脚本附录】，以root用户在任意目录下执行该脚本 它会帮助你完成安装java11、ubuntu换源、sbt换源、下载sbt 执行完后从安装步骤的【第9步】开始测试scala和chisel是否能正常使用。
Chisel开发环境的安装
硬件攻城狮
01-20 4908
1.首先你得有个linux，官方建议Ubuntu，搞个虚拟机是最方便的，目前在Windows开发，仿真不太方便 2.其次安装Java开发环境，建议安装java8，因为chisel的chisel-bootcamp推荐用java8，其他的版本可能不兼容 java8安装方法：https://blog.csdn.net/xiangxianghehe/article/details/78870713 ...
Linux chisel环境配置
weixin_44639164的博客
03-20 2652
环境要求 CentOS7安装JDK1.8 Linux 安装sbt Chisel项目和Java这种类似，一般是有标准的目录结构的，对于Chisel而言，使用Scala项目构建工具sbt会很方便，所以环境要求中需要sbt工具。 chisel的环境配置并不需要安装其他东西了，只需要配置sbt的项目管理依赖文件即可。 这里我们以一个例子来讲解。 例子下载与测试 首先下载此github仓库，进入hello-world项目文件夹下，并测试sbt工具正常 git clone https://github.com/sc.
Chisel实验笔记（一）
热门推荐
leishangwen的专栏
05-29 1万+
最近在学习Risc-v，其中伯克利大学开源了一款兼容Risc-v指令集的处理器Rocket，而Rocket处理器是采用Chisel编写的，所以要学习Chisel，Chisel的简单介绍如下： Chisel (Constructing Hardware In a Scala Embedded Language). Chisel is a hardware construction language embedded in the high-level programming language Scala 可以
chisel3的安装与使用
a_weiming的博客
02-18 3608
3.6 chisel3的安装与使用 chisel3的安装教程： https://github.com/freechipsproject/chisel3/tree/3d8064a9f2fd49bffb402b91131087c19ca7d6fc 1、 先安装java，下面是以Ubuntu为例子。 sudo apt-get install default-jdk 2、 安装sbt，安装sbt过程中可...
敏捷硬件开发语言chisel与数字系统设计pdf
最新发布
11-30
Chisel 是一种基于 Scala 语言的硬件描述语言，它支持硬件描述与数字系统设计。与传统的硬件描述语言相比，Chisel 使用了更加现代化的语法结构，使得数字系统的设计更加简洁、灵活。Chisel 与数字系统设计 pdf 的关系在于，它可以帮助工程师们在数字系统设计过程中更加高效地进行开发，提高设计的灵活性和可重用性。 Chisel 语言的特点之一是支持硬件生成，这意味着它能够生成 Verilog 或者 VHDL 代码，从而可以与现有的数字系统设计工具兼容，同时也可以很好地与其他硬件描述语言一起协同工作。此外，Chisel 还提供了更加强大的抽象能力，支持参数化的模块化设计，从而可以更加高效地进行硬件设计和验证。 数字系统设计 pdf 是一本介绍数字系统设计原理和实践的教材，它包含了数字系统设计的基本概念、原理和方法。Chisel 与数字系统设计 pdf 的关系在于，它可以作为一种工具，帮助读者更好地理解和应用数字系统设计的知识。通过使用 Chisel 进行硬件描述和设计，读者可以在实践中加深对数字系统设计 pdf 中所学内容的理解，并将其应用到实际的硬件开发项目中去。 总的来说，Chisel 语言与数字系统设计 pdf 有着密切的关系，它们可以相互促进，帮助工程师和学习者更加高效地进行数字系统设计和开发。通过掌握 Chisel 语言并结合数字系统设计 pdf 的知识，可以使数字系统设计的学习和实践变得更加顺畅和高效。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值