Xilinx IODELAY动态延迟的调用

本文详细介绍了Xilinx SELECTIO IP核在动态输入延迟调整中的使用,包括信号接口说明、相位校正和调节过程。实验代码展示了如何通过IDELAY CORE进行动态相位调整,并通过IDELAY_CAL模块实现周期性校正。通过设置DELAY_DATA_CE和DELAY_DATA_INC信号,可以调整IODELAY相位,并等待DELAY_BUSY信号释放以进行下一轮调节。
摘要由CSDN通过智能技术生成
Xilinx SELECTIO IP核调用配作可变输入延时时其信号接口如下表所示:
接口名 方向 注释
DATA_IN_FROM_PINS Input 来自外部IO数据输入引脚
DATA_IN_TO_DEVICE Output CLK_OUT同步后的输出数据
DELAY_BUSY Output IODELAY校准和相位变化正在进行忙信号
DELAY_CLK Input FPGA内部逻辑同步时钟,可接CLK_OUT
DELAY_DATA_CAL Input IODELAY相位校正信号
DELAY_DATA_CE Input 相位增加(减少)使能信号
DELAY_DATA_INC Input 相位增加(高)、减少(低)信号
CLK_IN Input 外部时钟输入引脚
CLK_OUT Output 时钟输出,用于FPGA内部逻辑同步信号
IO_RESET Input IO模块复位信号,高电平有效
(在ISE中从Instantation template中例化会有一个CLK_RESET信号,但在实际IP核里并没有连接该信号)
对于动态相位调整,IP核要求上电时进行相位校正,通过置位DELAY_DATA_CAL信号来进行校正,要花费12~20个全局时钟周期,随后紧跟一个IO_RESET信号才能够将校正值载入模块。随后需要周期性的进行相位校正,但不再需要进行复位处理。
对于相位的调节,通过DELAY_DATA_CE与DELAY_DATA_INC进行调节,调节后等待DELAY_BUSY信号复位后可进行下一轮的调节。


实验代码如下:
//========================================================================================================================================================
// Company: 
// Engineer: 
// Create Date: 
// Design Name:
// Module Name: 
// Target Device: 
// Tool versions: 
// Description: 
// Dependencies:
// Revision:
// Additional Comments:IOdelay动态延迟
//========================================================================================================================================================
module Idelay_top(
input clk_in,
input reset_n_in,

input data_in,
output iodelay_busy,
input iodelay_ce,
input iodelay_inc,
output idelay_value
    );
//========================================================================================================================================================
//内部变量声明
//========================================================================================================================================================
wire sys_clk; //系统时钟
wire date_to_device; //iodelay数据输出引脚
wire idelay_cal; //延迟校准信号
wire io_reset; //IO复位信号
reg idelay_value_r;
//========================================================================================================================================================
//IODELAY_CORE例化
//=============================================
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值