DC综合——lib库转db库

最新推荐文章于 2024-09-29 15:11:26 发布

Wiley.Wen

最新推荐文章于 2024-09-29 15:11:26 发布

阅读量3.7k

点赞数

分类专栏： IC设计文章标签： IC设计、eda工具

本文链接：https://blog.csdn.net/miffywm/article/details/123525408

版权

IC设计专栏收录该内容

4 篇文章

订阅专栏

环境

dc 2015.06版之后，自身就不再支持library compiler，需要自行安装library compiler。

步骤

$ lc_shell
lc_shell> read_lib S011HDSP_X32Y8D32_BW_SS_1.08_125.lib
lc_shell> write_lib -format db S011HDSP_X32Y8D32_BW_SS_1.08_125 -output S011HDSP_X32Y8D32_BW_SS_1.08_125.db
lc_shell> quit

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Wiley.Wen

关注关注

0
点赞
踩
21

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

Design Compiler （五）——综合库（时序库）和DC的设计对象

简单同学

11-18

5973

　　前面一直说到综合库/工艺库这些东西，现在就来讲讲讲综合库里面有什么东西，同时也讲讲synopsys的Design Ware库。主要内容分为三个部分：标准单元库、DC的设计对象、Design Ware库。（1）标准单元库　　绝大多数的数字设计流程都是基于标准单元的半定制设计流程。标准单元库包含了反相器、缓冲、与非、或非、与或非、锁存器、触发器等等逻辑单元综合模型的物理信息，标准单元是完成...

数字逻辑综合工具-DC-05 ——环境约束

qq_43365647的博客

10-22

2880

数字逻辑综合工具-DC-05 ——环境约束环境设置通常包含以下几个方面： 1、 Input drivers和transition times（设置驱动能力、转换时间，而不是一个理想信号） 2、 Capacitive output loads（设置要驱动的电容负载） 3、 PVT（一般选worst case） 4、内部寄生RC（线负载模型）输入驱动：为什么要加输入驱动？一般来说要从工艺库里...

1 条评论您还未登录，请先登录后发表或查看评论

.lib文件转.db文件

lengxuemo的专栏

10-10

1807

1.终端输入lc_shell2.进入软件后输入：3.输入：

lib文件转化为db文件

W215879wjj的博客

05-31

2439

使用方法，将所有lib文件，放在一个目录中。在lib所在路径打开dc工具(lc_shell)，然后source lib2db.tcl即可。打开dc工具(lc_shell)，使用lib2db.tcl的脚本把lib文件转换成db文件。目录可以是绝对也可以是相对路径，当然相对路径是相对你终端所在目录。

多个lib文件自动转换为DB

zt5169的博客

07-13

4120

lib转db，大量liberty文件的转换

Synopsys DC .lib 转 .db文件

最新发布

_Seeker

09-29

654

但foundary生成的 ROM等只有 lib文件。方法：读取 lib文件，写成 db文件。在DC综合时，会用到 db文件。

DC综合——常用命令

qq_36480087的博客

01-06

9445

文章目录DC文件转换.lib->.db展平网表读入.vhdl文件使用typical库面积约束其他命令 DC文件转换.lib->.db read_lib xxx.lib # DC读lib文件 write_lib -format db xxx -output xxx.db #DC吐出相应的db文件注：DC 的 K-2015.06 版本后自身不支持library compiler，可以使用之前的版本，或者自行安装library compiler。安装library Compile 后使用

Blog Life

03-18

1087

DC流程图一、 Develop HDL Files 完成RTL级代码实现二、 Specify Libraries 指定搜索路径 search_path 库文件 target_library, link_library, symbol_library, synthetic_library 三、 Read Design analyze + elaborate 允许设计者在设计的GTECH建立之前，首先分析设计的语法错误和进行HDL代码转换。analyze做语法检查，产生“.syn”文件存储在work

Design Compiler——综合及debug流程

qq_34326957的博客

08-15

2185

DC的HDL compiler把HDL代码转化成DC自带的GTECH格式，然后DC的library compiler 根据标准设计约束（SDC）文件、IP-DW库、工艺库、图形库、（使用拓扑模式时，还要加入ICC生成的DEF模式，加载物理布局信息）进行时序优化、数据通路优化、功耗优化（DC的power compiler进行）、测试的综合优化（DC的DFT compiler），最后得到优化后的网表。

lib转db文件

weixin_44552435的博客

03-25

416

用的SMIC的Memory compiler生成SRAM IP，输出的库文件只有lib形式的，但是想添加到DC里面的link_library又只能是db形式。

dc文件转换.lib->.db

小小黑的博客

12-21

1万+

lib文件->db文件

lib_compiler将Artison SRAM的.lib文件装化为db文件；DC综合

宏强-Blog

08-30

3714

由于CSDN开始限制放置二维码，所以只有搜索芯王国关注我的公众号，公众号中有更多资源和干货，同时加入IC/FPGA，RISCV的交流群；897532154我的gitee：传送门。

smic memory生成，lib转db

mila07的博客

09-11

5804

1、smic的memory生成执行sram_sp_hd_rvt_rvt出现配置单口sram的界面。执行sram_dp_hd_rvt_rvt出现配置双口sram的界面。执行rf_sp_hd_rvt_rvt出现配置单口regfile的界面。 Multiplexer Width影响sram的形状，偏向块状还是条形装 Word-Write Mask配置是否可按byte操作（即WEN是1比特还是多比特） Top Metal Layer是金属层配置 VIEWS选择Synopsys Model可以修改默认的lib

Artison SRAM 将.lib文件装化为db文件

weixin_30549657的博客

05-23

432

1.read_lib name.lib 读取name.lib文件 *.lib是由Artisan生成的Synopsys库，一般会同时生成四个，选择*_ss_*.lib或*_slow_*.lib，即其中最慢的。读过程一般会有warning，可以不管，但一定要看到“Technology library 'abc' read successfully”。其中abc是库名。例如：read_li...

lib2db的方法与问题

A670449625的专栏

05-18

6012

1、直接启动dc_shell或dc_shell-t或dc_shell -gui，首先，运行命令：read_lib “lib文件”，若提示“write_lib in dc_shell is not enable,please start new session and do enable_write_db_mode to enable it”，可以退出dc_shell，采用启动lc_shell，重新

Library compiler的基本使用教程