关于FPGA的IO引脚分配（读博主yaoping的文章笔记）

最新推荐文章于 2022-10-15 22:10:11 发布
最新推荐文章于 2022-10-15 22:10:11 发布
阅读量1.6k 收藏
点赞数
分类专栏： FPGA硬件 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/momodenglu/article/details/121627336
版权

1. 组合运用多种智能I/O规划工具，能够使引脚分配过程变得更轻松；

2. FPGA器件的I/O引脚布局必须平衡FPGA和PCB两方面的要求，同时还要并行完成两者的设计。

3. 采用XilinxPinAhead技术等新协同设计工具来发展出一套有效的引脚分配和布局方法。赛灵思公司在ISE软件设计套件10.1版中包含了PinAhead.

4. 赛灵思公司开发了一种规则驱动的方法。首先根据PCB和FPGA设计要求定义一套初始引脚布局，这样利用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。如果在设计流程的后期由于PCB布线或内部FPGA性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要在PCB或FPGA设计中进行很小的设计修改。

5. 画一张PCB布局图很有帮助；

1.05的N次方
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA 的I/O BANK介绍
坚持
04-01 2万+
一般fpga都分为若干个bank 例如xilinx的高端fpga，能分为22甚至更多个bank 这么做主要是为了提高灵活性 因为fpga的io支持2.5V 3.3v等等种类电平输入输出 为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压 这样在一些复杂的系统中非常实用，例如cpu + fpga的系统中，cpu的io电压一般是2.5v 而很多其他ic都是3.3V，就可以使用fpg...
FPGA的配置引脚以及配置过程
Reborn Lee
04-10 1万+
FPGA配置基本介绍 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。FPGA的配置方式分为主动式和被动式。1配置引脚FPGA的配置引脚可分为两类：专用配置引脚和非专用配置引脚。专用配置引脚只有在配置时起作用，而非专用配置引脚在配置完成后则可以作为普通的I／O口使用。 专用的配置引脚有：配置模式脚M2、M1、M0；配置时钟CCLK；配置逻辑异...
Xilinx 7 Series FPGA I/O引脚分配设计原则 杂记：
Frankenstien_的博客
05-13 1万+
I/O引脚分配工作步骤 1. 选择FPGA器件 考虑器件的资源需求，结合PCB上关键路径的位置考虑器件封装的选择。 2. 选择器件的配置模式 不同的配置模式对应了不同的配置引脚，某些配置需要用到一定数量的用户IO，串行配置模式占用少，并行配置模型占用多。而在配置完成后这些用户IO可以被用于其他功能。但是在配置过程中，必须保证这些IO不受用户其他应用的信号的干扰。 若IO引脚数量充足，最好还是不要复用这些配置用IO引脚。 3. 选择吉比特收发器（GT）引脚 GT...
FPGA学习总结5：常见IO接口标准
焊武大帝的专栏
01-28 1万+
1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。 I/O主要的可配置属性如下： 1.1I/O std： 电平标准 常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ......
Xilinx SelectIO：个人整理
u924512005的博客
04-24 2万+
详细了解FPGA selectIO是学习FPGA基础，FPGA IO接口标准约束了IO的实现方式。大的分类：单端信号：LVCOMS、LVTTL；差分信号：SSTL、HCTL、LVDS、CML等，注意IO bank的VREF使用 Ø  IOB Ø  IDELAY2 Ø  ILOGIC2/ISERDES2 Ø  ODELAY3 Ø  OLOGIC/OSERDES3 Ø  IO_FIFO
FPGA的IO配置注意事项（未完待续）
momodenglu的博客
11-23 1964
1. 管脚分类1：专用管脚（20%-30%），用户自定义管脚（70%-80%）；共两种； 2. 管脚分类2：时钟，配置，普通IO, 电源；共四种类型； 3. 管脚分类3：以黑金AX301，EP4CE17C8为例： 正△为电源管脚，倒△为GND; △中为O则是IO电源管脚，△中为I 则是内核电源； 圆形标记的管脚为普通IO管脚，可以任意使用； 正方形且内部有...
FPGA实战-管脚分配相关及设置
热门推荐
VCA821的博客
08-24 3万+
根据FPGA的封装不同，不同型号的FPGA的引脚多少和定义都有所区别，那么在工程中，管脚应该如何配置呢？不用的管脚又该如何设置呢？下面来总结一下。 FPGA的管脚一般分为两大类：专用管脚（占比20%-30%）和用户自定义管脚（占比70%-80%） 根据功能分为时钟，配置，普通IO，电源四种管脚。以下图为例（黑金AX301，EP4CE17C8） 不同颜色代表不同bank，三角形为电源管脚（...
【FPGA】学习笔记-IO引脚分配
JACK240541595的博客
01-04 1万+
博客搬家，原贴日期：2015-10-29 问题一： Error (169029): Pin Key_1 is incompatible with I/O bank 6.  Pin uses I/O standard 2.5 V, which has a VCCIO  requirement incompatible with that bank's VCCIO setting o
ISE约束文件操作
weixin_42542969的博客
05-28 3091
1．约束文件的概念 FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF 文件。本节主要介绍UCF文件的使用方法。 UCF文件是ASC 2码文件，描述了逻辑设计的约...
FPGA双向口inout管脚互联
baowxz的专栏
11-07 2909
比如FPGA透传I2c时， 其实非常简单， 直接用原理图搭建， 用硬件描述语言我描述不出来这个逻辑， 只要想通了，底层的直接用硬件原理图搭建，可以做成标准模块 主要I2c透传时，FPGA的两路I2C的双向口 管脚都未加上下拉电阻，所以驱动能力很弱； 只能使用I2c搭接的外接处理器内部的弱上拉驱动，； 所以用硬件描述语言写出来的程序，观察出来的波形有很多高阻态； 使用上述三态们搭建就...
Xilinx FPGA时钟及I/O接口规划（二）
FPGA_Designer
03-26 3206
引言：Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如，FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。或者，定义与封装兼容的其他器件，以便在最终设计需要时更改FPGA器件时，可以实现无缝衔接。建议在时钟和I/O规划前定义这些特殊的属性。 1.1 定义兼容性器件 您可以为设计选择兼容的FPGA，以便在必要时将设计重新定位到其他Xilinx®器件。Vivado工具在与当前目标部件相同的封装中选择兼容的Xilinx设备，以尽可能多地保留I/O分配。这
3 FPGA时序约束理论篇之IO约束
zhanghaijun2013的博客
01-29 4021
2. I/O约束   I/O约束是必须要用的约束，又包括管脚约束和延迟约束。 管脚约束   管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。   在vivado中，使用如下方式在xdc中对管脚进行约束。 set_property -dict {PACKAGE_PIN AJ16 IOSTANDAR...
FPGA学习日记（九）ZYNQ的GPIO—MIO接口控制
weixin_45299680的博客
09-19 5277
一、GPIO简介 在ZYNQ中，PS端的引脚资源ZYNQ PS 中的外设可以通过 MIO（ 54pin，Multiuse I/O，多用输入/输出）模块连接到 PS 端的引脚上，也可以通过 EMIO 连接到 PL 端。 zynq7000 SOC 结构见下图： PS 所有的外设都可以通过 MIO 访问，这些外设也是与 MIO 进行连接，每个 MIO 虽然可以独立控制，以及独立驱动单个引脚的外设，但对于 QSPI、 USB、以太网等这些外设，其于 MIO 的连接有着特殊的要求，而MIO 一但选定，引脚位
Xilinx FPGA时钟及I/O接口规划（一）
FPGA_Designer
03-24 3123
引言：从本文开始，我们介绍Xilinx FPGA时钟及I/O接口规划设计。I/O和时钟规划是定义和分析FPGA和印刷电路板（PCB）之间连接的过程，并将各种互连信号分配给FPGA器件的物理管脚，正确的规划I/O端口和时钟分配会提高FPGA系统性能、减少设计迭代和缩短计开发时间。本文主要介绍时钟及I/O规划的各个阶段及流程要点。
FPGA的配置引脚说明
yaomengzao的博客
04-13 1万+
转载网址：https://wenku.baidu.com/view/bd8fd8215022aaea988f0f39.htmlFPGA是基于SRAM编程的，编程信息在系统掉电时会丢失，每次上电时，都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助，并且在加载前CPU已经启动并工作。  FPGA的加载模式主要有以下几种：  1).P...
FPGA引脚简介
撒哈拉的绿洲
09-07 2万+
一、 FPGA的硬件结构 这里说的硬件结构主要从FPGA的引脚功能方面描述，FPGA内部的电路逻辑暂不讨论。 FPGA的引脚大致可以分为三类：功能引脚、IO引脚、电源和接地引脚。 1. 功能引脚 FPGA的功能引脚包含了FPGA配置程序加载、FPGA配置模式选择、状态及错误提示、JTAG调试等等。 DCLK、DATA0、NCONFIG、CONF_DONE这几个引脚是配置FPGA所必须的，DATA1~DATA7可以用作其他功能，INIT_DONE可以不使用。TDI、TDO、TMS、TCK四个脚是
FPGA学习笔记（四）——引脚分配、AC620开发板连接、测试程序
qq_47422985的博客
10-15 4937
AC620开发板连接、驱动安装，程序下载，板机验证功能。详细新手教程，图文结合。
FPGA管脚分配规则
qq_35396239的博客
08-06 4706
轨道塌陷 当芯片的输出翻转或者内核门反转，通过电源和地路径的电流发生变化时，会在电源和地之间的阻抗上产生一个压降。这个压降就意味着供给芯片的电压变小了。高性能处理器和专用集成电路的发展趋势：低电压供电，高功率消耗。意味着更短的时间内有更大的开关电流。这时可以容忍的噪声就更小。轨道塌陷有关的压降成为一个越来越严重的问题。需要设计电源分配系统达到电源和地阻抗最小。需要考虑一下特性。1.相邻的电源和地分配层平面的介质应该尽可能地薄，以使他们紧紧靠近。2.低电感的去耦电容。3.封装时安排有多个很短的电源和地引脚。4
ISE设置默认引脚 ，上拉或下拉或三态
eebq的博客
02-23 1万+
quartus可以在Devic and Pin Options里设置默认引脚状态， ISE也有这个功能，步骤如下， 1.右击Generate Programming File 2.选择Process Properties 3.选择Configuration Options 00 4.在右边-g UnusedPin选择想要的默认值.
FPGA验证IO设计
最新发布
09-13
根据引用和引用提供的信息，可以了解到FPGA验证IO设计是通过将FPGA芯片的引脚与A口和B口相连，并通过一个电阻相连。A口和B口是双向IO口，通过上拉电阻连接到VDD。此设计方案采用了Altera公司的IP核和Cyclone系列FPGA，并建立了串行RapidIO（SRIO）接口通信系统，用于验证FPGA的功能。 具体而言，FPGA验证IO设计的目的是确保FPGA芯片与外部设备之间的通信正常工作。通过将FPGA的引脚与A口和B口相连，可以实现FPGA与外部设备之间的数据传输。双向IO口的设计可以实现数据的双向传输。通过上拉电阻连接到VDD，可以确保IO口的电平稳定。 另外，该设计方案采用了Altera公司的IP核和Cyclone系列FPGA。Altera公司的IP核是一种可重用的硬件设计模块，可以简化FPGA设计和验证的过程。Cyclone系列FPGA是一类低功耗、高性能的FPGA芯片，具有较高的集成度和可编程性。 此外，该设计方案还建立了串行RapidIO（SRIO）接口通信系统。RapidIO是一种高速串行总线标准，用于连接多个处理器、DSP和其他高性能设备。该通信系统可以提高嵌入式系统内部模块的通信速率，从而提升整个系统的性能。 综上所述，FPGA验证IO设计是通过将FPGA芯片的引脚与A口和B口相连，并通过一个电阻相连，实现与外部设备的通信。该设计方案采用了Altera公司的IP核和Cyclone系列FPGA，并建立了串行RapidIO（SRIO）接口通信系统，用于验证FPGA的功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值