【芯片前端】握手接口FIFO型PIPE相较普通PIPE的优劣

最新推荐文章于 2023-09-20 20:53:17 发布
最新推荐文章于 2023-09-20 20:53:17 发布
阅读量604 收藏 2
点赞数 2
分类专栏： 芯片前端设计 文章标签： fpga开发 芯片 verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/125007252
版权
本文探讨了FPGA开发中，使用valid & ready握手接口的双向打拍PIPE设计。通过组合valid打拍pipe和ready打拍pipe，构建了上游-bw-fw-下游结构的双向pipe。实验结果显示，普通型双向打拍PIPE在时序、面积和功耗上均优于FIFO型，但功耗数据的可靠性有待确认。
摘要由CSDN通过智能技术生成

前言

关于valid & ready握手接口的时序和打拍已经探讨了好几篇文章了，这次再做最后一个问题点的探讨。之前有关握手的文章目录如下：

【芯片前端】保持代码手感——握手协议valid打拍时序优化

【芯片前端】保持代码手感——握手协议ready打拍时序优化

【芯片前端】保持代码手感——握手型同步FIFO设计

【芯片前端】保持代码手感——握手型同步fifo的进一步拓展

普通型双向打拍PIPE

双向pipe即把上游的valid打拍，保证输出的out_valid为寄存器输出；对下游的ready打拍，保证输出的in_ready为寄存器输出。在“握手型同步fifo的进一步拓展”中，我们已经证实，通过一个两项深的FIFO即可实现该功能。但是其实有一个更简单的思路，既然我们已经实现过valid打拍的pipe和ready打拍的pipe，

最低0.47元/天 解锁文章
尼德兰的喵
关注
专栏目录
2-7、秋招年6月晋升期——《硬件架构的艺术-数字电路的设计方法与技术》（跨时钟域：握手信号&同步FIFO）
HoneyIC的博客
07-03 175
《硬件架构的艺术-数字电路的设计方法与技术》（精华！） 第3章 处理多个时钟 3.5 跨时钟域 上一节讲了这么多，那么如果面试官问你，什么样才算是跨时钟域呢（记得我好像被问过，当时的回答记不清了，上一节有我添加的几个链接，可以看一看）？对于此问题，书中给出来了答案： 1. 同频零相位差时钟 可当成同步时钟域进行处理； 2.同频恒定相位差时钟、非同频可变相位差时钟 均为跨时钟域设计。 书中有几个例子（跨时钟域时数据传输的亚稳态问题），大家可以自己看看，此处不在赘述。 对于数据的跨时钟域处
【芯片前端】保持代码手感——握手型同步FIFO设计
moon9999的博客
05-25 1585
前言 工作中做了太久方案，还是要继续对代码手感的保持，这次完成握手型同步FIFO的RTL设计，设计规格如下： 写入与读出均采用握手型接口； 支持2的整数次与非整数次深度； 对外输出逻辑时序较优； RTL设计 对外接口 握手型同步FIFO，接口如下： module sync_fifo #( parameter DEPTH = 8, parameter WIDTH = 32 )( input clk, input rst_n, input in_va
【芯片前端】根据数据有效选择输出的握手型FIFO结构探究
moon9999的博客
09-05 838
之前要做一个一读多写的fifo，也就是master写入数据到fifo中，多个slave读取数据，结构如下图所示：由于slave需要的数据一致，fifo内只需要例化一个ram以节约空间。这个fifo的具体结构下次博客中再来讨论。在这个fifo之后，又衍生出一个新的需求，就是master写入的数据并非每个slave都需要读取，而是需要甄选，比如trc0是slave0/1/2均需要读取，trc1只有slave1/2需要slave0将知丢弃即可。
oracle实验-RMAN的PIPE接口
congqingm32098的博客
09-10 165
RMAN的PIPE接口RMAN除了支持交互式和批处理式，还支持一种PIPE的接口，通过这种PIPE接口，可以在ORACLE中将各种命令发送给RMAN。首先，以PIPE方式启动RMAN，其中P1是管道的名称：F:>RMA...
手把手Verilog HDL同步Vaild-Ready握手FIFO机制
one11070910的博客
10-21 3419
V-R握手FIFO机制，即是两级时钟速率不同的模块之间传递信号的机制，上游往下游传递的数据暂时缓存在FIFO中，上游和FIFO、FIFO和下游之间通过握手传递信号。即在一个FIFO模块外层套了一层握手机制。如下图：如何用Verilog代码实现呢？我们可以这么来做，1、先实现一个同步FIFO,2、再实现一个单信号握手，3、把握手机制套在FIFO外面。Frist-in-first-out，先进先出，是一种数据缓存器，实现速率匹配。
2022前端笔记
马航机长的博客
06-24 2224
tip：只记录本人记得不牢固的，或者有启发的点，新手建议多看书 1、原型链 实例对象的constructor也会指向构造函数 因为没有constructor属性会通过原型链找（容易忽略，是个小陷阱） function Person() {} var person = new Person(); console.log(person.constructor === Person); // true __proto__ 来自于 Object.prototype,更像是一个 getter/setter，使用 o
2021 Java面试真题集锦
热门推荐
GL1765852966的博客
12-26 8万+
目录 … 1 大厂面试的基本流程 17 字节跳动 17 阿里 17 腾讯 18 网易游戏 18 面试前需要准备： 18 面试中可以借鉴的套路 19 用简历争取到更多的面试机会 19 自我介绍时，立即全面抛出技术栈和亮点 20 先介绍项目背景，打消面试官疑问 21 通过说项目管理工具，说明你不仅会写代码 22 用 SPRING BOOT 项目举例，说明你的技术基本面 23 用实例说明你在内存调优方面的经验 24 展示你在数据库调优方面的经验 25 总结前文说辞 26 准备项目说辞时，更可以准备后继面试官的问
0086 shopee面试题汇总
gendlee1991的专栏
04-25 1万+
1、大数据方向 leetcode hard 寻找两个有序数组的中位数 ##了解MVCC吗 MVCC：多版本并发控制。 特点 1.MVCC其实广泛应用于数据库技术，像Oracle,PostgreSQL等也引入了该技术，即适用范围广 2.MVCC并没有简单的使用数据库的行锁，而是使用了行级锁，row_level_lock,而非InnoDB中的innodb_row_lock. 基本原理：MVCC的实现...
面试框架题整理
Jenius87v5的博客
04-15 2万+
面试题总结 一基础部分 1.1 集合 1.1.1 fail-fast 与 fail-safe 机制有什么区别 1.1.2 说出ArrayList,Vector, LinkedList的存储性能和特性 ArrayList 采用的是数组形式来保存对象的，这种方式将对象放在连续的位置中，所以最大的缺点就是插入删除时非常麻烦 LinkedList 采用的将对象存放在独立的空间中，而且在每个空间中还保存下一个链接的索引 但是缺点就是查找非常麻烦 要丛第一个索引开始 ArrayList和Vector都是用数组方
关于FIFO FPGA的很多心得经验及原理接口等
04-06
关于FIFO FPGA的很多心得经验及原理接口等
pipe接口协议
12-16
该文档为最新5.1的PIPE接口协议，讲述PCS与MAC层之间的数据通信 。
PIPE接口协议解析
04-26
The PHY Interface for the PCI Express, SATA, and USB SuperSpeed Architectures (PIPE) is intended to enable the development of functionally equivalent PCI Express, SATA and USB SuperSpeed PHY's. Such PHY's can be delivered as discrete IC's or as macrocells for inclusion in ASIC designs. The specification defines a set of PHY functions which must be incorporated in a PIPE compliant PHY, and it defines a standard interface between such a PHY and a Media Access Layer (MAC) & Link Layer ASIC. It is not the intent of this specification to define the internal architecture or design of a compliant PHY chip or macrocell. The PIPE specification is defined to allow various approaches to be used. Where possible the PIPE specification references the PCI Express base specification, SATA 3.0 Specification or USB 3.10 Specification rather than repeating its content. In case of conflicts, the PCI-Express Base Specification, SATA 3.0 specification and USB 3.10 Specification shall supersede the PIPE spec.
细看PCIe接口PIPE规范
09-28
细看PCIe接口PIPE规范，对高速接口学习很有帮助，很难得。
PIPE接口
最新发布
zgg12345654321的博客
09-20 484
注：Order Set Block：有序集，用于保证数据传输顺序的特殊显式报文 分为（1）训练有序集，如ts1、ts2，必须连续传输，只能被SKP打断或在≥2.5GT/s时可被EIEOS中断 （2）备用协议协商：可用于跳过均衡 （3）EIOS。多lane时，所有lane必须同时传输相同的有序集类型（即，同步标头必须一致，当有序集内容不要求一致）参考：[1]Inter PIPE接口含义。
PIPE接口基本描述
muyiwushui的博客
01-04 5046
PIPE接口
RMAN的PIPE接口（二）
ckawt40802的专栏
06-02 165
RMAN除了支持交互式和批处理式，还支持一种PIPE的接口，通过这种PIPE接口，可以在ORACLE中将各种命令发送给RMAN。这篇讨论一下RMAN的PIPE接口的第二种使用方法。RMAN的PIPE接口：http://yangt...
USB3.0 PIPE接口
ARM-Linux
11-04 1880
usb3.0 piep接口介绍
PIPE 接口信号列表
那么菜的博客
11-06 3540
发送数据相关接口 含义 接收数据接口说明 含义 command 接口信号说明 含义 status 接口信号 含义 外部信号 含义 ...
Linux编程：详解pipe()函数及FIFO工作原理
在Linux编程中，管道（Pipe）是一种基本的进程间通信（IPC）机制，它通过在两个或多个进程之间创建一个临时的、无名的、全双工的双向数据传输通道来实现数据交换。管道的核心函数`pipe()`在《Linux编程之pipe()函数...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值