【芯片前端】握手接口FIFO型PIPE相较普通PIPE的优劣

最新推荐文章于 2024-03-22 16:54:25 发布
VIP文章 最新推荐文章于 2024-03-22 16:54:25 发布
阅读量566 收藏 2
点赞数 2
分类专栏： 芯片前端设计 文章标签： fpga开发 芯片 verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/125007252
版权

前言

关于valid & ready握手接口的时序和打拍已经探讨了好几篇文章了，这次再做最后一个问题点的探讨。之前有关握手的文章目录如下：

【芯片前端】保持代码手感——握手协议valid打拍时序优化

【芯片前端】保持代码手感——握手协议ready打拍时序优化

【芯片前端】保持代码手感——握手型同步FIFO设计

【芯片前端】保持代码手感——握手型同步fifo的进一步拓展

普通型双向打拍PIPE

双向pipe即把上游的valid打拍，保证输出的out_valid为寄存器输出；对下游的ready打拍，保证输出的in_ready为寄存器输出。在“握手型同步fifo的进一步拓展”中，我们已经证实，通过一个两项深的FIFO即可实现该功能。但是其实有一个更简单的思路，既然我们已经实现过valid打拍的pipe和ready打拍的pipe，

最低0.47元/天 解锁文章
尼德兰的喵
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
CY7C68013A芯片开发USB2.0接口FIFO设计精选学习文档经验资料（15个）.rar
04-18
CY7C68013A芯片开发USB2.0接口FIFO设计精选学习文档经验资料（15个），可供学习设计参考。
pipe接口协议
12-16
该文档为最新5.1的PIPE接口协议，讲述PCS与MAC层之间的数据通信 。
在Vivado中，FIFO接口有三种不同的形式：native、AXIMemory和AXI Stream。它们之间的区别如下：
最新发布
Guo_Yongliang的博客
03-22 200
AXIMemory接口：AXIMemory接口是一种基于AXI协议的FIFO接口。AXIMemory接口使用AXI协议进行数据传输，具有更高的性能和可扩展性。AXI Stream接口：AXI Stream接口是一种基于AXI Stream协议的FIFO接口。AXI Stream协议是一种简化的流式数据传输协议，用于高速数据传输。AXI Stream接口只支持数据的顺序传输，不支持随机访问。Native接口：Native接口是FIFO的最基本形式，它使用FIFO的原始端口进行数据读写。
基于FT245R芯片 USB转FIFO接口硬件（原理图+PCB）文件.zip
03-04
基于FT245R芯片 USB转FIFO接口硬件（原理图+PCB）文件,ALIUTM设计的工程文件，仅供学习及设计参考。
linux进程之间的通讯综合实例.zip_Linux共享内存_TCP/IP_message_pipe/fifo_shm
09-20
A<========>B<=========>C<=====>D<======>E A与B进程之间通过TCP的socket传递 主要掌握socket的流程： A服务器端： socket -->bind---->listen---->accept send read B客户端： socket-->connect->read send 不懂的可以man一下 man socket B与C使用共享内存来交互 步骤是：shmget->shmat->直接读写--->shmdt shmctl(删除) 可以man C与D之间使用消息传递进行 msgget-->msgrcv->msgsnd (注意这里的返回值判断发送正确与否 不是发送的字节数) D使用fork（） 创建了一个进程 E D跟E之间使用无名管道进行交互 E程序中可以使用有名管道 进行通讯。
基于PCI接口芯片外扩FIFO的FPGA实现
11-11
摘要：介绍了 PCI 9054接口芯片的性能及数据传输特点，提出了一种基于 PCI 9054外扩异步 FIFO（先进先出）的 FPGA（现场可编程门阵列）实现方法。由于 PCI 9054内部 FIFO存储器主要用于数据的读写控制，容量有限，不能满足半实物仿真系统数据传输的要求。因此，本文利用 FPGA来实现外扩异步 FIFO的方法。该方法采用模块化的设计思想，用 FPGA作为系统的控制核心，解决了半实物仿真系统数据传输过程中由计算机中断而引起的数据传输间歇性问题。 　　0. 引言 　　目前，计算机上的系统总线常见的有 ISA总线、 PCI总线以及 VXI总线等。在实际应用中，PCI总线已经成
【芯片前端】根据数据有效选择输出的握手型FIFO结构探究
moon9999的博客
09-05 782
之前要做一个一读多写的fifo，也就是master写入数据到fifo中，多个slave读取数据，结构如下图所示：由于slave需要的数据一致，fifo内只需要例化一个ram以节约空间。这个fifo的具体结构下次博客中再来讨论。在这个fifo之后，又衍生出一个新的需求，就是master写入的数据并非每个slave都需要读取，而是需要甄选，比如trc0是slave0/1/2均需要读取，trc1只有slave1/2需要slave0将知丢弃即可。
PIPE 接口信号列表
那么菜的博客
11-06 3284
发送数据相关接口 含义 接收数据接口说明 含义 command 接口信号说明 含义 status 接口信号 含义 外部信号 含义 ...
PIPE接口基本描述
muyiwushui的博客
01-04 4147
PIPE接口
Pipeline(流水线)模式
qq_43561914的博客
06-10 2000
模式名称 Pipeline(流水线)模式 原文：http://www.uml.org.cn/j2ee/201909271.asp 模式解决的问题 有时一些线程的步奏比较冗长，而且由于每个阶段的结果与下阶段的执行有关系，又不能分开。 解决思路 可以将任务的处理分解为若干个处理阶段，上一个阶段任务的结果交给下一个阶段来处理，这样每个线程的处理是并行的，可以充分利用资源提高计算效率。 模式所使用的类： Pipe 对处理阶段的抽象，负责对输入进行处理，并将输出作为下一个阶段的输入:process（）用于接
【芯片学习】
张楚岚的微博
05-12 1220
在解串芯片中，GMSL MIPI CSI PHY PIPE Controller Lane的作用是将来自摄像头或其他传感器的数据经过串行化和编码处理后，通过GMSL协议传输到解串芯片。Lane则是多路数据传输的基本单元，一般情况下每个Lane都会传输不同的数据。通过这些组件的协同作用，GMSL MIPI CSI PHY PIPE Controller Lane可实现高速、稳定、可靠的数据传输，从而保证图像质量和系统稳定性。GMSL是一种高速串行链路协议，用于传输视频、音频、数据等信号。
USB3.0 PIPE总线协议
10-15
USB3.0 PIPE总线协议 针对usb物理接口芯片,所使用的pipe 总线的详细解释
FIFO配合管道PIPE，实现FIFO传递数据，PIPE触发epoll，异步IO效果
03-28
FIFO配合管道PIPE，实现FIFO传递数据，PIPE触发epoll，异步IO效果
创惟科技PIPE PHY芯片速度高达2.5Gbps
12-01
创惟科技公司日前宣布推出PCI Express GigaCourier GL9711集成电路产品。通过25MHz/16位或250MHz/8位的PIPE接口此款IC首次达到2.5Gbps的存取速度。     据创惟美国子公司技术销售助理Jerry Chen介绍：“我们推出的最新版GigaCourier—GL9711单信道PIPE PHY芯片，让FPGA设计厂商能充分享有高速PCI Express标准的优势。GL9711是业界第一个采用0.18μm标准数字CMOS工艺的PCI Express单信道PIPE PHY独立芯片，而且已经获得美国与日本的关键核心逻辑IP伙伴支持。”     此款最先推出的
【芯片前端】保持代码手感——握手型同步fifo的进一步拓展
moon9999的博客
05-27 755
前言 最近也是沉迷于握手协议的研究，主要是用的太多了要是不自己写写用起来就很没底。 握手FIFO 在【芯片前端】保持代码手感——握手型同步FIFO设计里，在设计时候有一个feature就是“对外输出逻辑时序较优”，因此对外的输出（除了data）都是寄存器输出，这客观上就是断开了输入和输出握手。 在之前的博客里讨论过这个问题，valid和ready同时握手的场景一定是有的，对于上游valid时序较查同时下游ready时序较差的场景，或者说harden层边界握手协议需要长途跋涉的场景，都是需要把..
【芯片前端】保持代码手感——握手型同步FIFO设计
moon9999的博客
05-25 1449
前言 工作中做了太久方案，还是要继续对代码手感的保持，这次完成握手型同步FIFO的RTL设计，设计规格如下： 写入与读出均采用握手型接口； 支持2的整数次与非整数次深度； 对外输出逻辑时序较优； RTL设计 对外接口 握手型同步FIFO，接口如下： module sync_fifo #( parameter DEPTH = 8, parameter WIDTH = 32 )( input clk, input rst_n, input in_va
秋招手撕代码：同步fifo verilog代码及解析
qq_38374491的博客
08-04 4448
fifo是一种先入先出的数据缓冲器，有一个写端口（din、wr_en）和一个读端口（rout、rd_en）；写端口会输出空满标志。平时我是直接调用xilinx中的ip，今天自己用双口ram搭建一个同步fifo。同步fifo相对于异步fifo而言，其好处在于读时钟和写时钟为同一个时钟，不需要对地址进行跨时钟域，可以直接就读地址和写地址进行加减。 1、同步fifo解析 从图中可以看到同步fifo分为读端口和写端口，两边均由三部分组成：写或读控制、写或读地址和状态生成 （1）读控制（ren）、写控制（wen）的
pipe与fifo的总结
K_Linux_ManのBlog
08-23 992
pipe总结：   读端：   写端开启      1.管道中有数据，返回读取的字节数。      2. 无数据，阻塞到有数据。   写端关闭      1.管道中有数据，返回读取的字节数。      2.无数据，返回0 所以，read返回0意味着写端关闭了。
PIPE Interface解析之PIPE SerDes/Original架构
weixin_45176819的博客
09-23 657
PIPI Interface；SerDes架构；Original架构；PHY Tx结构；PHY Rx结构；
pipe() 和 fifo()
09-01
pipe() 和 fifo() 是两个在 Unix 系统中用于进程间通信的函数。 1. pipe() 函数用于在父进程和子进程之间创建一个单向的管道通信通道。它创建了一个文件描述符对，其中一个用于读取数据，另一个用于写入数据。父进程可以通过写入管道将数据传递给子进程，而子进程可以通过从管道读取数据。 2. fifo() 函数用于创建一个命名管道（也称为命名管道）。与 pipe() 不同，fifo() 可以通过在文件系统中创建一个特定路径的文件来实现进程间通信。多个进程可以通过打开这个命名管道的文件来进行读写操作，从而实现进程间的通信。 简而言之，pipe() 创建了一个匿名的、单向的管道通信通道，而 fifo() 创建了一个命名的、可供多个进程使用的管道通信通道。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值