Verilog-Behavior Level 和 RTL Level 和 GATE Level的区别

于 2024-06-16 23:06:54 发布
阅读量330 收藏 1
点赞数 4
分类专栏： System Verilog/ Verilog 文章标签： verilog eda gate level rtl rtl level 综合
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mrbone11/article/details/139727987
版权

硬件设计中对硬件的描述可以具有不同的抽象级别，以Verilog为例：

  • Behavior Level。描述的是硬件的行为，当我们在看到如下关键字时就是行为级别的代码：#，wait，while，force，release等，行为级别的代码通常比较直观，但可能不可综合。
  • RTL Level。RTL即Register Transfer Level寄存器传输级别，使用always和assign语句块组成的代码，这个级别关注的是数据保存的地方，数据受到什么因素影响，数据的流向等等。RTL级别的代码通常都是可综合的。
  • GATE Level（aka Structural）。使用门级电路（与或非等等）描述硬件，没有always和assign语句。
mrbone11
关注
  • 4
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【芯片设计- RTL 数字逻辑设计入门 5 -- RTL 全加器实现及验证】
CodingCos的博客
10-09 827
逻辑综合(Synthesis)工具主要用于检查 RTL 代码是否可以综合成电路(与门、非门、或门、FF)，具体来说的化就是在 RTL Code freeze 之后将前端设计工程师写的RTL code，映射到特定工艺库上(TSMC/UMC/SMIC)，通过添加。逻辑综合完成后需要将 netlist + SDC 给到 backend，做物理版图(layout）clock transition 时钟从0->1 或者从 1->0 需要的时间；，那么就会执行 Makefile 文件中的 删除文件操作。
Verilog的数据流、行为、结构化与RTL级描述
06-06 923
Verilog语言可以有多种方式来描述硬件，同时，使用这些描述方式，又可以在多个抽象层次上设计硬件，这是Verilog语言的重要特征。 　　在Verilog语言中，有以下3种最基本的描述方式： 数据流描述：采用assign连续赋值语句 行为描述：使用always语句或initial语句块中的过程赋值语句（推荐掌握） 结构化描述：实例化已有的功能模块或原语 　　以...
verilog学习——Verilog的行为建模/Behavioral modeling(2)
LXY241638的博客
04-19 675
函数的用途是返回要在表达式中使用的值。函数定义始终以关键字function开始，后跟返回类型、名称和在参数中的端口列表。函数以关键字endfunction结束。函数至少有一个输入，如果不返回任何内容，则返回类型为void。由两种方法可以声明函数的输入；函数定义隐式地创建一个与函数同名的内部变量。通过将函数结果分配给内部变量来初始化返回值。函数调用是带有表达式的操作数。① 函数不能包含任何时间控制语句，如#、@、wait、posedge、negedge；
行为级和RTL级的区别
qq_34110120的博客
12-06 1475
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来...
FPGA series # 行为（Behavior）级和RTL级
CSDNde_的博客
01-02 1586
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来描...
ASIC-WORLD Verilog（1）一日Verilog
孤独的单刀
03-30 3092
ASIC-WORLD Verilog（1）----如何在一天内学会verilog？
verilog 写rtl注意事项_verilog注意事项【转】
weixin_39713763的博客
12-19 523
verilog注意事项【转】已有 2846 次阅读2011-9-18 19:01|规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计(无论软件还是硬件)，不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在...
Josh 的学习笔记之 Verilog（Part 5——RTL 设计与编码指导）
Josh_Gao
05-01 2416
在 Part 4 中通过具体的 RTL 建模建立了一些对 RTL 级描述的一些感性认识，本文将较深入地探讨一些 RTL 设计的基本规律。RTL 设计规律与方法是一个非常大的论题，在此不可能面面俱到，希望通过本文的介绍，引起大家的注意。如果大家能在日后的工作实践中，不断积累，有意识地积累基本设计原则、设计思想，将取得事半功倍的效果！
fpga设计中行为级和RTL级的区别
格物致知的专栏 [音视频编解码 网络协议 计算机视觉 计算机图形学 图像理解 语音识别 机器学习 模拟电路 传感器]
11-11 3235
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而行为级，Behavior级，指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C...
verilog-ethernet-master_ethernet-verilog_crewmsp_verilog_Etherne
10-03
Verilog Ethernet Components ReadmeGitHub repository: alexforencich verilog-ethernet
verilog-format:Verilog格式化程序
05-06
如何使用应用选项： usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe] [-f ] [-h] [-p] [-s <verilog>] [-v] -f,--format <pathname> verilog file -h,--help print this message -p,--...
Verilog-A/AMS系统设计与仿真资料
01-02
cadence verilogA相关资料 kinder或者WPS打开
IEEE-Std-1364.1-2002-Verilog-RTL-Synthesys.rar_ieee_verilog
09-23
《IEEE Std 1364.1-2002 Verilog RTL Synthesys》是电子工程领域中关于Verilog语言的重要标准文档，它详细阐述了如何使用Verilog进行寄存器传输级（RTL）综合。Verilog是一种硬件描述语言（HDL），广泛应用于数字...
基于Verilog-A语言的霍尔元件仿真模型的建立
05-25
该模型充分考虑了各种物理效应及寄生效应的影响,采用硬件描述语言Verilog-A实现,非常适合在Cadence Spectre环境下对霍尔元件及整个霍尔集成电路进行仿真分析。实验结果表明:该模型仿真精度高、结构简单、易于实现。
eclipse本地的jar包配置Junit环境
最新发布
07-23
用于在eclipse中导入本地的jar包配置Junit环境，版本应该是JUnit4， 配置详情可参照我的博文：http://t.csdnimg.cn/GaqTZ
龙飞嵌入式POS餐饮应用方案介绍.doc
07-23
嵌入式
Struts 2.0 Java归档库文件包
07-23
Struts2.0是Java Web开发中非常重要的一个框架，它是Apache软件基金会的Jakarta项目下的一个产品。这个框架主要用于构建MVC（Model-View-Controller）架构的应用程序，为开发者提供了一种组织应用程序结构、处理HTTP请求以及展示数据的方式。在本压缩包中，包含的是一些Struts2.0的核心jar包、源代码和实例，这些内容对于学习和理解Struts2.0的工作原理和实际应用是非常有帮助的。 我们来详细解析一下Struts2.0的关键知识点： 1. **MVC模式**：Struts2.0基于MVC设计模式，它将应用程序的逻辑分为三个部分——模型（Model）、视图（View）和控制器（Controller）。模型负责业务逻辑，视图负责数据显示，控制器负责接收用户请求并调用相应的模型方法，更新视图。 2. **Action类**：在Struts2中，Action类是处理业务逻辑的核心组件。开发者需要创建Action类，并实现execute()方法，该方法会响应用户的请求，执行相应的业务操作。 3. **配置文件**：Struts2使用XML配
分拣设备_包括零件图_机械3D图可修改打包下载.zip
07-23
分拣设备_包括零件图_机械3D图可修改打包下载.zip
verilog-2001与verilog-1995标准规定的语法不同的地方
06-09
Verilog-2001相对于Verilog-1995标准增加了一些新的语法和特性，其中一些重要的改变包括： 1. 系统任务和系统函数：Verilog-2001引入了一些新的系统任务和系统函数，如$bits、$countones、$onehot、$isunknown等，这些任务和函数可以帮助工程师更方便地编写代码。 2. generate块：Verilog-2001引入了generate块，这是一种可编程的代码生成工具，可以用来自动生成重复的代码。 3. 随机性：Verilog-2001引入了一些新的语法和特性，如$random、$urandom、initial blocks中的randomize和$dist，这些语法和特性使得工程师可以更方便地模拟随机事件。 4. 类型声明：Verilog-2001引入了一些新的类型声明，如typedef、enum、struct、union等，这些类型声明可以帮助工程师更方便地定义自己的数据类型。 5. 模块端口：Verilog-2001允许在模块端口中使用var关键字，这可以使得工程师更方便地定义可变长度的数据类型。 总之，Verilog-2001相对于Verilog-1995标准增加了许多新的语法和特性，这些改变使得工程师可以更方便地编写和模拟Verilog代码。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

mrbone11

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值