HDLBits答案汇总

一.Getting Started

        Getting started-CSDN博客

二.Verilog

        Basics-CSDN博客

        Vectors-CSDN博客

        Module Hierarchy-CSDN博客

        Procedures-CSDN博客

        More Verilog Features-CSDN博客

三.Circuits

        Combinational

                Basic-CSDN博客

                Multiplexers-CSDN博客

                Arithmetic-CSDN博客

                Karnaugh-CSDN博客

        Sequentional

                Latches-CSDN博客

                Counters-CSDN博客

                Registers-CSDN博客

                More circuits-CSDN博客

                FSM

                        Simple FSM-CSDN博客

                        Design a moore FSM-CSDN博客

                        Lemmings-CSDN博客

                        one hot-CSDN博客

                        PS/2-CSDN博客

                        Serial-CSDN博客

                        Sequence-CSDN博客

                        Q8~Q5a-CSDN博客

                        Q5b~Q3a-CSDN博客

                        Q3b~Q3c-CSDN博客

                        Q6b~Q2b-CSDN博客

                Building Larger Circuits-CSDN博客

四.Verificaton: Reading Simulation

        Finding Bug-CSDN博客

        Build circuit Waveform--Combination Circuit-CSDN博客

        Build Circuit--Sequential Circuit-CSDN博客

五.Verification: Writing Testbench

        Writing testbench-CSDN博客

                        

                        

        

  • 26
    点赞
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值