使用Quartus II9.0验证74161计数器

最新推荐文章于 2024-04-29 18:49:56 发布
最新推荐文章于 2024-04-29 18:49:56 发布
阅读量3.8k 收藏 15
点赞数 1
文章标签： Quartus II9.0
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/python_banana/article/details/102584680
版权

使用Quartus II9.0验证74161计数器

首先使用Quartus，新建一个项目New Quartus Project，创建一个BDF文件，双击BDF空白处，添加组件符号。
在这里插入图片描述
然后编译一次，新建一个vwf，矢量波形仿真文件,双击name下空白处，点击node finder然后对其添加 输入，输出管脚，可以根据pins：input或者pins：out点击list来选择输入输出引脚。切记在设置引脚前要先编译一次
在这里插入图片描述
接下来设置输入引脚的值
利用左侧工具或者双击输入波形设置输入值在这里插入图片描述
例如设置成如图所示
在这里插入图片描述
接下来编译再仿真得出仿真图。
在这里插入图片描述
从仿真结果图中可以看到， 该仿真输出结果和161手册中的时序基本保持一致。

Python_banana
关注
FPGA作业1：利用74161设计12进制计数器
weixin_40376722的博客
10-18 1万+
1.首先，建立工程，新建BDF文件，在BDF文件中画出电路图，如图所示： 2.由于输入输出数目较少，PIN管脚设置采用手动输入的方法，设置后如图所示： 然后点击start compilcation进行编译，得到如下结果： 3.最后，进行仿真设计，先新建一个VWF文件，再将node finder中的关键引脚拖至仿真区，设置好仿真时间以及输入信号，如图所示： 点击start siml
FPGA作业1：利用74161设计20进制计数器
weixin_40376722的博客
10-18 9592
1.首先，建立工程，新建BDF文件，在BDF文件中画出电路图，如图所示： 2.由于输入输出数目较少，PIN管脚设置采用手动输入的方法，设置后如图所示： 然后点击start compilcation进行编译，得到如下结果： 3.最后，进行仿真设计，先新建一个VWF文件，再将node finder中的关键引脚拖至仿真区，设置好仿真时间以及输入信号，如图所示： 点击start
使用Quartus II9.0实现用74161计数器设计一个12进制的计数器
Python_banana的博客
10-16 1万+
用161计数器芯片，设计一个M=12的计数器 因为我们知道74161是16进制计数器，16>12，所以我们用一个74161计数器采用置零法或者置数法设计一个12进制计数器，这里我们采用置数法。 因为74161是同步置数，所以计数器会从0000计数到1011，在下一个CLK脉冲上升沿到来时计数器置数到0000从而继续循环计数，我们可以在到达1011时让计数器输出1，其他情况下输出0，从而完成计...
五、同步计数器及源码
余笙的博客
08-22 748
CountDownLatch是一个同步辅助类，直译就是倒计数（CountDown）门闩（Latch）。倒计数不用说，门闩的意思就是阻止执行。在完成一组正在其他线程中执行的操作之前，它允许一个或多个线程一直等待。用给定的计数初始化CountDownLatch。由于调用了countDown()方法，所以在当前计数到达零之前，await()方法会一直受阻塞。之后会释放所有等待的线程，await()的所有后续调用都将立即返回。
用QuartusII实现半加器、全加器、2-4译码器、BCD码加法器、计数器、交通灯
aai14236的博客
02-16 6458
6、交通灯实现代码 module light(clk,set,chan,light,out); input clk,set,chan; output reg[1:0] light; output reg[3:0] out; always@(posedge clk or posedge chan or posedge set) if(set==1) begin ...
Quartus II 9.0 新建工程进行编译并烧写的教程
07-20
通过上述步骤，我们可以熟练地使用Quartus II 9.0创建一个新的工程，编写并编译VHDL代码，并最终将编译后的程序下载到硬件设备中。这一过程不仅包括了项目的基本创建与配置，还涉及到了具体代码的编写和编译，以及...
Quartus II 9.0软件仿真下的四相步进电机控制器设计及说明书
最新发布
PcMEBXwbSA的博客
04-29 719
本文围绕步进电机控制器的设计展开了论述，介绍了使用Quartus ii9.0进行步进电机控制器设计的原理和方法，并通过具体示例详细阐述了四相单四拍、四相双四拍和四相八拍脉冲分配器的设计、三选一数据选择器的设计和使用两个74160与两个7447设计成计数器的方法。本文围绕步进电机控制器的设计展开讨论。在步进电机控制器的设计中，可以利用Quartus ii9.0来实现脉冲分配器、数据选择器和计数器等功能模块的设计。为了验证步进电机控制器的设计效果，本文使用Quartus ii9.0对步进电机控制器进行了仿真。
Quartus II 9.0基础教学
03-16
实验二：基于 QuartusII 的 LPM 模块使用实验 实验目的 * 了解 QuartusII 中 LPM 模块的功能 * 掌握基于 LPM 模块的 ROM 设计的基本方法 实验内容 1. 学会调用 LPM 模块的操作步骤 2. 学会基于 LPM 模块的 ROM ...
随机实验报告2ASK调制Quartus II 9.0 西电.docx
05-30
这篇文档报告介绍的是一个基于Quartus II 9.0的FPGA实验，该实验主要涉及2ASK（振幅键控）调制技术的实现。2ASK是一种基本的数字调制方式，它通过改变载波的幅度来表示二进制数据（1或0）。下面是关于这个实验的详细...
基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
02-17
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、...本代码均在Quartus9上验证过，能够正确运行和仿真。
quartus18.0编译仿真的十进制计数器
03-31
利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考
基于Quartus II 软件（VHDL）设计
vizio.blog.csdn.net
11-07 6903
基于Quartus II 软件设计流程
quartus仿真9：74161基本功能
Never Give Up
10-06 7294
对应西电数电慕课从14讲集成计数器到15讲分频器 同步级联与异步级联 同步级联RCO1和P2T2相连，当Q3Q2Q1Q0=1111时RCO1=1则Q4=1 异步级联RCO1’=CLK2，毛刺应该造成了影响 不接反相器出现如下情况 异步清零法 模9状态需要一个暂态1001使得清零信号为0，CLR’=QD’QA’，过渡态和零状态在一个周期里 具有自启动能力，但是仿真波形出错 同步置数法 清零初值不能改变，置数可以置任意数，置数端和初值端均可修改数值 初值为0，终值为9D=1001B.
quartus仿真31：74161的级联
Never Give Up
10-21 9444
74LS161是模16（四位二进制）同步集成计数器，异步清零 一张功能表时刻准备查询 异步级联方法：将前一计数器的输出作为后一级计数器的时钟信号 两片161所需要的时钟不同称为异步 前一级计数器的进位输出 触发器输出的高位 为何需要加反相器——74161时钟上升沿触发 ，进位输出一个高电平，采用由低变高的边沿输出到时钟不稳定。加了一个反相器相当于下降沿触发，等电平经过一段时间稳定后触发时钟。还有一个原因是用上升沿触发将导致下一级161提前一个时钟周期计数，下降沿触发时等15完全输出后再计数。 .
74161功能表_74ls161引脚图与管脚功能表资料
weixin_39822629的博客
12-19 1万+
74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，这里我给大家介绍一下他的资料：74ls161引脚图管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)输 入输...
七位制计数器建模
qq_56150822的博客
07-01 949
一、实验目的：从行为级的角度描述功能电路。 二、实验内容：Verilog HDL数字系统设计及仿真第六页例题1.3。 三、实验代码： module Counter(Q,CLK,RESET); output [2:0] Q; input CLK,RESET; reg [2:0] Q; always @ (posedge CLK) if (RESET) Q<=0; else if (Q==6) Q<=0; else Q<=Q+1; endmodule 四、实验步骤： 1、建立工程：.
74161-可预置任意进制计数器（基于QuartusII实现）
热门推荐
Gerry
12-02 4万+
1、 使用74161设计一个可预置的任意进制计数器，使用QuartusII 完成创建工程、编辑电路图、编译，编辑波形文件仿真，记录波形并说明仿真结果，最后在FPGA上进行硬件测试。 原理：如图所示。预置数为0000，当计数输出端计数到1010时，置数端有效。在CLK下一个上升沿到来时，输出状态转为预置数状态0000，置数端无效，所以计数器继续正常计数，直至再次计数到1010。如此循环，即可实现从0...
quartus仿真33：74161级联实现模60计数器
Never Give Up
10-21 2万+
将60分解成6*10，分别用74161实现模6和模10计数器，再级联成模60计数器 利用OC进位端反相得到的信号输入到置位端，模6计数器的实现15-X+1=6，解得置数端需要准备的数为X=10=1010，模10计数器的实现15-X+1=10，解得置数端需要准备的数为X=6=0110。 观察波形图可以看出，稳定后第一片计数器从10计到15，第二片从6计到15 60同样可以分解成5*12，这种方法需要分解的两个因数小于161的模值16。利用上面方法的思路，OC置数法，模5计数器的实现15-X+1=.
logisim,quartus实现模为60的BCD码计数器
m0_50824556的博客
03-21 1万+
logisim、quartus实现模为60的BCD码计数器
Quartus II 9.0 FPGA设计入门教程
"Quartus II 9.0 基础教学，涵盖了Quartus II设计工具的使用，包括新建项目、输入源文件、编译、仿真、管脚分配和FPGA下载等操作，特别适合初学者了解VHDL语言进行FPGA设计。" Quartus II 9.0是一款由Altera公司...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值