Vivado Block Design 中添加RTL去掉接口自动推断功能

Vivado Block Design 中添加RTL冒出来出一大堆接口，太扯了。。。

缘由：

自己写的RTL代码，添加到BD中，结果出现的一大堆接口，这并不是我想要的，当然你可以选择将RTL打包成IP或者学习官方规定的命名规范，但这对追求实用的我来说太扯了......

参考：

使用 RTL Module Reference 的局限和方法 - 知乎 (zhihu.com)

方法：

禁用自动推导

将module中的端口前加上(* X_INTERFACE_IGNORE = "true" *) 

  // BRAM接口  
(* X_INTERFACE_IGNORE = "true" *)  output reg [31:0]             BRAM_addr,
(* X_INTERFACE_IGNORE = "true" *)  output reg  [31:0]            BRAM_din,
(* X_INTERFACE_IGNORE = "true" *)  output wire                   BRAM_en,
(* X_INTERFACE_IGNORE = "true" *)  output wire                   BRAM_rst,
(* X_INTERFACE_IGNORE = "true" *)  output reg [3:0]              BRAM_we

添加前

添加后

如果界面没有更新，需要Refresh Module