PLL基本功能实现过程简介

锁相环PLL（Phase Lock Loop）是一种锁相倍频技术。首先需要理解PLL的功能是如何实现的。

PLL是一个负反馈系统，通过调节输入信号ref频率和分频器分频比，从而达到稳定的频率输出。
基本组成的模块有：
PFD：鉴频鉴相器 phase and frequency detector
CP： 电荷泵 charge pump
LPF: 环路滤波器 loop filter
VCO：压控振荡器 voltage control oscillator
DIV：分频器 divider

我们从Divider 输出断环，分析每个模块的作用，从而理解PLL的工作过程。


PFD和CP的作用是将相位差转换成电流。如图所示，PFD根据ref和div两个信号上升沿的相位差生成up和down这两个脉冲信号。这两个脉冲信号作为开关控制CP对LPF是充电还是放电。当div上升沿慢于ref上升沿时，up为高，这时CP对LPF充电；当div上升沿快于ref上升沿时，down为高，这时CP对LPF放电。

LPF的作用是将CP的充放电电流转换为电压。如图所示是无源二阶LPF。当CP充电时，电容接受电荷，电压Vcontrl升高；当CP放电时，电容释放电荷，电压Vcontrl降低。LPF也有稳定整个环路的作用，使整个环路保持一定的相位裕度。LPF电容电阻的设计和PLL噪声以及环路稳定性相关。

VCO如其名，压控振荡器。输出fout与Vcontrl正相关，电压Vcontrl升高，输出fout频率变大；电压Vcontrl降低，输出fout频率变小。通过Divider分频后得到div信号。闭环以后ref和div比较，达到负反馈的过程，从而实现PLL的倍频功能。

后续介绍PLL环路分析。

分享更多内容关注WX公众号：IC蓝皮匠
原创链接：https://mp.weixin.qq.com/s/y6kkYdRwsmkzjPH2NPGFaQ