超级会员免费看
本文介绍了Verilog HDL中的`timescale`预编译指令，它定义了仿真时间单位和精度。时间单位限于1、10、100，精度不能大于单位。未指定timescale时，仿真工具会有默认设置。在验证平台搭建中，如果需要高精度如1ps，可通过`timeunit`和`timeprecision`指定。$timeformat主要影响时间的打印格式，不影响仿真精度。
一、基础概念
`timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真 时的时间单位和时间精度。格式如下：
`timescale 仿真时间单位/时间精度
二、注意事项
（1）用于说明仿真时间单位和时间精度的 数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。且最多两则一样大。比如：`timescale 1ns/1ps、`timescale 1ns/1ns、`timescale 10ns/1ps、`timescale 100ns/10ns、`timescale 1ps/1ns（错误！）
订阅专栏 解锁全文
1241
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
