IC验证中的force/release 学习整理（2）后门访问机制成与败

做UVM 验证，有没有遇到想force 某个RTL 信号，而又有点苦恼的时候？是不是想念SV 搭建的testbench ？ 不慌，今天学习一下 UVM 中的一项技能！！！

最近，UVM如日中天，作为ASIC 验证人员，我们从SV验证转到UVM验证，在感叹UVM的强大之时，也有时候会觉得不便利的地方。比如，force,release 。在UVM test 中，我们不能像SV 平台中那样去随意的force 信号。基于此，UVM提供了一种机制：后门访问机制。

后门访问机制很复杂，用途很广。今天我们学习其中一部分，后门访问机制在force 中的应用。它可以方便我们直接对RTL中的信号进行操作，比如赋值，force，release等操作。

如下表所示，列出了一些我们常会用到的uvm_hdl* function/task 用法。表格中表述很详细，我们补费口舌了。

函数	说明
int uvm_hdl_check_path(string path)	path指定的信号，是否存在 返回值： 0：不存在 1：存在<