后仿真中的必懂VCS仿真选项之 +ignorempcond

当多个输入同时改变时，VCS支持延迟注释。它忽略条件检查，并从适用的延迟中插入最小的延迟。

当多个输入同时改变时，它们会对特定的输出信号产生影响。

如果没有匹配的条件弧线从输入(切换)延伸到输出，那么VCS不会标注零延迟。

您可以使用+ignorempcond运行时选项启用延迟注释。

当in1和in2同时1->0 变化时，默认情形下，输出没有延迟。因为sepeciy。。endspecify 中没有标明符合此条件的分支。所以，这里delay = 0 

当启用运行选项 +ignorempcond的时候，输出延迟会变为3 。