VCS和Verdi仿真:
makefile用法:
make_vcs、verdi、clean(编译、仿真、查看波形、清除)
-Mupdate 增量编译,只重新编译变化的文件。
-R 编译完后自动仿真。-l 设置log文件。 +v2k 支持verilog2001.
-f 将RTL路径整合到filelist.f文件中。 -o foo,改变simv名字为foo。
+define+<宏名称>=<值>。
+incdir+inc路径 在当前路径下找文件
波形分析:
1:vcs和verdi联合仿真条件
①生成的“.fsdb”文件才能用于Verdi波形分析。
②要生成“.fsdb”文件,需要在Testbench中加入图2所示的几行用于产生