情景描述:
有两个单独可运行的样例工程A和B,现在需要在一块FPGA板上实现这两个工程的功能总和。现首先需要将两个工程文件合并,此博客即说明我是如何快速合并两个样例工程
实现方法:
明确需要合并的文件及其位置: 已创建的一个Vivado工程中有许多文件夹,如下图所示:
而我们合并工程时想要合并的内容是源代码,仿真的网表等内容并不需要。
一个工程中有的源文件可以分为三类:
- 子模块的源文件(.v、.vhdl等)
- 使用的IP核
- 顶层文件
一般情况下,以上文件在下图所示的文件夹中:
添加到现有工程的方法:
将两个工程合并为一个工程,则原有的工程顶层文件都应该是你的新工程中的一个模块,所以首先使用Vivado新建一个工程。
然后在Source窗口中点击“+” 按钮,如下图:
选择add or create design sources -> add Directories 添加文件夹(上述内容中提到的文件夹):
完成上述内容之后,在Sources窗口你将看到想添加的工程已被加入到新建的这个工程中。按照同样的步骤即可完成工程合并。
Ps:如果需要合并的某一个子工程也是合并得到的,那么它可能会出现一个src文件夹,如下图所示,则需要按照上述步骤加入到项目中。(proj文件夹中内容即为上面图中的文件内容)
</div><div><div></div></div>
<link href="https://csdnimg.cn/release/phoenix/mdeditor/markdown_views-60ecaf1f42.css" rel="stylesheet">
</div>