Integrated LogicAnalyzer v6.2 （Vivado ILA使用方法）

最新推荐文章于 2024-05-08 08:26:22 发布
最新推荐文章于 2024-05-08 08:26:22 发布
阅读量1.4k 收藏 9
点赞数
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_33300585/article/details/130901791
版权

Chapter 1 Overview

1.1 Feature Summary（功能摘要）
        FPGA设计中的信号连接到ILA核时钟和探针输入（图1-1）。这些连接到探针输入的信号以设计速度进行采样，并使用片上块RAM（BRAM）进行存储。核参数指定每个探针输入的探针数量、跟踪样本深度和宽度。与ILA核的通信是使用连接到FPGA的JTAG接口的自动实例化调试核集线器进行的。

                                                        图1-1：ILA核符号
        注：从probe3到prob1022的数值范围在图1-1中用椭圆（…）表示。
        将设计加载到FPGA后，使用Vivado®逻辑分析仪软件设置ILA测量的触发事件。触发发生后，样本缓冲区被填充并上传到Vivado逻辑分析器中。您可以使用波形窗口查看此数据。
        常规FPGA逻辑用于实现探针采样和触发功能。片上块RAM存储器存储数据，直到软件上传为止。无需用户输入或输出即可触发事件、捕获数据或与ILA心通信。

1.1.1ILA Probe Trigger Comparator（ILA探针触发比较器）
        每个探针输入连接到能够执行各种操作的触发比较器。在运行时，比较器可以设置为执行=或！=比较。这包括匹配级别模式，例如X0XX101。它还包括检测边沿转变，例如上升沿（R）、下降沿（F）、任一边沿（B）或无转变（N）。触发比较器可以执行更复杂的比较，包括>、<、≥和≤。
        重要事项：比较器是在运行时通过Vivado逻辑分析器设置的。

1.1.2 ILA Trigger Condition（ILA触发条件）
        触发条件是对每个ILA探针触发比较器结果进行布尔“与”或“或”计算的结果。使用Vivado逻辑分析器，您可以选择是“与”探测触发比较器探测还是“或”它们。当满足所有ILA探测比较时，“与”设置会引发触发事件。当满足任何ILA探测比较时，“OR”设置会引发触发事件。触发条件是用于ILA跟踪测量的触发事件。

1.2 Applications（应用）
        ILA核心设计用于任何需要使用Vivado逻辑分析仪进行验证或调试的应用程序。

2、ILA IP 创建以及使用
2.1、添加ILA IP

 1、单击 IP Catalog
2、在Search(搜索框)中搜索:ILA
3、在Debug下面选择->ILA(Integrated Logic Analysis）->双击

2.2、ILA IP 官方文档的查看
在这里插入图片描述

 1、单击Documentation
2、在下拉选项中选择Product Guide->单击

单击Product Guide 之后，会自动跳转到官方IP文档，我们可以直接阅读，也可以下载保存。
在这里插入图片描述

 1、单击下载按钮，可以将IP文档下载下来。

2.3、ILA 界面简介
2.3.1、General Options 界面
在这里插入图片描述

 1、IP Location->单击之后，可以看见创建IP 存储的位置。
在这里插入图片描述
2、Component Name->ILA IP的名称，在这里可以使用默认名称，也可以根据自己的风格进行更改。我在这里把这个IP 更改成led_ila。

 3、Monitor Type ->这个选项指定调试那种类型的接口。两种选择“Native”和“AXI”。对于初学者而言，这里选择“Native”就可以了。

4、Number of Probes->探针的数量。我们可以把这个理解成示波器的探头，1就对应1个探头，2就对应2个探头…以此类推。这里提供的选择范围在[1,1024]。在实际使用的过程中，我们根据需要观测信号的数量来合理选择探头的数量。在这里，我选择3个探头。

5、Sample Data Depth->采样数据的深度，可以在右边下拉菜单中选择合适的深度。你就把这个理解为容量相同的储物格。储物格越多，存储的物品也就越多，对应到数据上来说，就意味着你能接收并且看到更多的数据。因为我FPGA资源剩余比较多，这里我选择4096。

6、Same No. of Comparators for all Probes ->选中为所有已启用的端口和接口启用相同数量的比较器。 此 IP 版本允许您在基本和高级触发模式下使用此选项。 这里选择默认配置就可以了。

7、No. of Comparators ->比较器数量。选择以启用适用于所有已启用探针的比较器数量。
Trigger Out Port -> 触发输出端口 – 选中以启用可选的触发输出端口。

Trigger In Port – >选中以启用可选的触发器输入端口。

8、Input Pipe Stages-> 选择要为探针添加的寄存器数量。 此参数适用于所有探头。选择默认配置就可以了。

9、
torage Qualification – 选中以启用跟踪捕获的限定符。
Advanced Trigger 高级触发——选中以启用基于状态机的触发排序。

ILA 参数配置之后的界面下图所示

在这里插入图片描述
2.3.2、Probe_ Ports 界面
在这里插入图片描述

  1、Probe Width->探针的位宽。这里设置的探针位宽尽量和你观测的信号位宽保持一致。我这边观测三个信号，分别是sys_rst_n, led,cnt->对应的位宽分别为1,、1、32。

2、Number of Comparators->比较器的数量，这里不能被更改(前一个界面已经设置过了）。

3、Probe Trigger or Data-> 这里保持默认配置就可以。

设置之后->单击ok,ILA IP 配置完成。

在这里插入图片描述

 

 

一只迷茫的小狗
关注
  • 0
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
关于 【vivado ila debug时 高级触发的使用】之 改变ILA采样频率
qq_34895681的博客
02-08 3925
在工程中定义一个触发条件寄存器，在ILA高级设置中将此寄存器作为附加的触发条件，则可利用此触发条件实现对采样频率的分频，即如果该触发条件100个系统时钟拉高一次，则实现了采样频率的100分频， 再加上VIO的配合，则可以实现对ILA采样时钟的整数倍分频。这种方法一劳永逸，可随意切换ILA的采样频率，以达到想到的Debug结果，在工程调试中能起到事半功倍效果。调试过程中，对debug工具的熟悉会使得调试过程更有效率。如有错误和疑问的地方欢迎留言交流，共同进步。
vivado 设置 ILA 核以执行测量
cckkppll的博客
04-11 949
vivado 设置 ILA 核以执行测量
集成逻辑分析器（ ILA）IP核用法详解
最新发布
u011565038的博客
05-08 1893
集成逻辑分析器（Integrated Logic Analyzer, ILA）IP核是一个可定制的逻辑分析器，用于监测设计的内部信号。ILA核心包含了现代逻辑分析器的许多高级特性，比如布尔触发方程（boolean trigger equations）和边沿转换触发（edge transition triggers）。
LogicAnalyzer-开源
07-27
LogicAnalyzer 是一个框架，也是一个用于操作基于 PC 的逻辑分析仪的应用程序。 它是使用 Eclipse RCP 构建的，并在设计时考虑到了可扩展性。 集成新设备或创建全新功能很容易。
keil的软件逻辑分析仪（ logic analyzer）使用教程
位文杰的博客
07-29 2万+
使用keil5.10软件仿真教程以及解决软件仿真无法识别引脚端口问题 - 电子工程师杂谈 单片机论坛 http://www.51hei.com/bbs/dpj-44354-1.html 用Keil仿真查看PWM输出 要月亮不要便士 2020-03-17 23:51:43 4254 收藏 17 文章标签： keil mdk 版权 1.配置调试工具 2.打开调试， 进入调试界面后 ，打开logic analysis窗口，并设置PWM输出引脚 3.点击全速运行，观察示波器 第一步，编...
[开发工具]STM32:keil的软件逻辑分析仪（logic analyzer）使用
ic2121的博客
06-28 4626
在keil MDK中软件逻辑分析仪很强的功能，可以分析数字信号，模拟化的信号，CPU的总线(UART、IIC等一切有输出的管脚)，提供调试函数机制，用于产生自定义的信号，如Sin，三角波、澡声信号等，这些都可以定义。在Search中输入你MCU的型号，然后在下方选中具体型号后，最下面会有相关提示，SIM中的信息就是我们要输入的信息。输入完毕后，点击CLOSE，点击仿真，可以全速运行，并且可以运行到设置断点位置。弹出对话框，点击OK，然后弹出以下对话框。设置好之后，我们程序全速运行监测。
Vivado中ILA（集成逻辑分析仪）的使用
qq_42224089的博客
04-12 1万+
在FPGA设计上板过程中，如果出现问题难以定位具体问题的位置和原因，要观察一些信号的波形，可以使用ILA来捕获关键信号，以便分析问题并快速定位其原因。ILA（Integrated Logic Analyzer），集成逻辑分析仪，与Quqartus 中的 SignalTap II 作用类似。
Vivado下ILA使用指南.docx
05-11
Vivado中的ILA（Integrated Logic Analyzer）是一种强大的DEBUG-IP，它充当了片上逻辑分析仪的角色，使得设计者能够捕获和分析RTL设计中关键信号的实时波形，从而帮助定位和解决设计问题。本指南将以一个简单的...
35-Vivado ILA IP设计.7z
03-16
Vivado ILA (Integrated Logic Analyzer) 是Xilinx公司开发的一种强大的硬件调试工具，它集成在Vivado设计套件中，用于FPGA项目的设计验证和调试。通过ILA，开发者可以观察并分析FPGA内部的实时信号，这对于理解和...
Xilinx Vivado 硬件诊断（ ila和vio的使用）
08-07
ILA (Integrated Logic Analyzer) ILA是Xilinx提供的一种用于FPGA内部信号监测的逻辑分析仪工具。它可以捕获和存储FPGA内部的信号波形，从而帮助开发者进行调试。ILA的核心结构如图1所示： **图1 ILA Core** ILA...
Xilinx VIVADO环境下调试工具ILA的使用方法.pdf
09-11
ILA（Integrated Logic Analyzer）是Xilinx VIVADO环境下的在线调试工具，能够代替逻辑分析仪，实现代码设计、编译、仿真、调试及板级验证工具的一体化集成。ILA调试工具可以帮助FPGA工程师快速验证代码的正确性和...
Vivado使用IP核创建ILA调试环境
qq_47215080的博客
01-23 3570
1.在IP核中找到ILA2.General Options（常规选项）主要有如下三部分：1.Monitor Type：ILA 探针接口类型设置，ILA 探针接口有两种类型，Native 与 AXI。Native 是普通接口模式；AXI 是 AXI 接口模式，用于调试 AXI 接口信号。Native 通常是用来测量电平或一定位宽信号，AXI 就比较明显了直接测量 AXI 总线的信号。这里主要测试 led 信号，所以只需要用 Native 模式。
ILA的使用
Y__Yshans的博客
04-28 5608
摘要：介绍ILA必须掌握的两种使用，ILA的高级使用Capture Control和Advanced Trigger（懂了后再来补）
【Xilinx ILA调试】Xilinx 硬件调试ILA
记录学习历程
02-02 4616
什么是ILA？ FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用FPGA内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。 硬件调试简介： 1、在整个FPGA设计中，硬件调试与验证会花费超过40%的时间。 2、低效的策略可能导致产品发布延迟.
FPGA — Vivado下ILA(逻辑分析仪)详细使用方法
热门推荐
unique_ZRF的博客
11-06 5万+
FPGA、ILA、Vivado逻辑分析仪的使用
集成逻辑分析仪（ILA）简述
qq_35990574的博客
12-07 4047
来源：网址 关键字：PG172 - Integrated Logic Analyzer v6.2 Product Guide (v6.2) 产品手册PG172 October 5, 2016 一、概述 可定制的集成逻辑分析仪（ILA）IP内核，可用于监视电路设计的内部信号。 ILA内核包括现代逻辑分析仪的许多高级功能，包括布尔触发方程式和边沿触发。由于ILA内核与要监视的设计同步，因此，应用于您的设计的所有设计时钟约束也应当用于ILA内核的组件。 特性： 1.用户可选的探针端口数量和探针宽度 2.多个
Vivado的ila触发器详解
klxtwy的博客
05-18 2704
vivado的ila在线逻辑分析仪的使用
vivado ila使用教程
07-27
Vivado ILA（Integrated Logic Analyzer）是一种用于调试和分析FPGA设计的工具。下面是使用Vivado ILA的简要教程： 1. 将ILA模块添加到设计中：根据引用\[1\]中的说明，将ILA模块添加到需要进行调试的模块中。可以参考夏宇闻老师的《Verilog经典教程第三版》了解具体的Verilog语法。 2. 生成比特流文件：在Vivado中，点击"Generate Bitstream"生成比特流文件。 3. 打开硬件调试：点击"Open Hardware Manager"打开硬件调试界面。 4. 添加调试语句：根据引用\[1\]中的说明，在需要进行调试的模块中添加调试语句(*MARK_DEBUG="true"* )。 5. 配置ILA：在Vivado中，打开IP核目录（IP Catalog），搜索ILA并选择相应的ILA IP核。根据引用\[3\]中的说明，选择需要测量的信号数和采样数据深度等参数。 6. 连接ILA：将ILA IP核实例化模板添加到设计中，并根据需要连接到需要测量的信号。 7. 生成比特流文件：重新生成比特流文件，以包含ILA的配置。 8. 下载比特流文件：将生成的比特流文件下载到FPGA板上。 9. 打开ILA界面：在Vivado的硬件调试界面中，打开ILA界面。可以看到已经命名的ILA，并在左边的模块框内看到对应的端口。 10. 进行调试：根据需要，设置触发条件和采样时机，并开始进行调试和分析。 以上是使用Vivado ILA的简要教程，希望对您有帮助。 #### 引用[.reference_title] - *1* *2* *3* [FPGA学习 Vivado使用篇之ILA（逻辑分析仪）](https://blog.csdn.net/m0_53606280/article/details/123600212)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值