高速PCB基础——信号完整性概论（第一讲）

主要参照《signal and power Integrity-simplified》这本书

概论

背景

随着电路中时钟频率的升高，信号完整性对开发高速PCB板越发重要。在高速产品中（大于10MHz，小于10MHz不用考虑信号完整性），物理设计和机械设计都将会导致信号完整性问题。
我们一般把其归为三类问题：
信号完整性(Signal Integrity, SI), 指信号波形失真；
电源完整性 (Power Integrity, PI), 主要指有源器件供电的互连线及各相关元件的噪声；
电磁兼容(ElectroMagnetic Compatibility,EMC),主要指产品自身产生的电磁辐射和由外导入产品的电磁干扰。
信号完整性效应如图：

一般将信号完整性分为6种类型的问题：
1、单一网络的信号失真；
2、互连线中频率相关损耗引起的上升边退化；
3、两个或多个网络之间的串扰;
4、作为串扰特殊形式的地弹和电源弹;
5、电源和地分配中的轨道塌陷;
6、来自整个系统的电磁干扰和辐射。
减弱上面6种问题的一些设计原则

基本概念

上升边（下降边）

指测量的切换时间为终值得10%~90%得这段时间叫做10% ~ 90%上升边，在大多数高速系统中，分配上升边为时钟周期的10%（这只是经验法则，一些FPGA可能是时钟周期的1%）。
基于上面的经验法则有：
$$RT=\frac{1}{10\times F_{clock}}$$
RT=上升表时间（单位为ns）；
$F_{clock}$=时钟频率（单位为GHz）

带宽

由傅里叶级数知道，所有的周期信号都可以写作正弦波的叠加。

不同的正选波叠加得到方波信号，

0次谐波+1次谐波和0次谐波+1次谐波+3次谐波的时域图。
对此有：
1、正弦波频率分量及幅度的集合叫做频率，每一分量称为谐波；
2、0次谐波就是直流分量
3、对于理想方波且占空比为50%，则其偶次谐波的幅值为0；
4、任何谐波的幅度都可以用$\frac{2}{n\pi }$。
带宽 表示频谱种最高的有效正弦波频率分量值（注意不同的领域对带宽的定义不同）。如上图，用0,1，3次谐波得到时域波形，那么最高正弦波频率分量为3GHz，即带宽为3GHz。
带宽与上升边的经验关系（该估计一般比实际的小，如果设计符合该要求，那么实际的要求也满足）为：
$$BW=\frac{0.35}{RT}$$
BW=带宽（GHz）；
RT=10%~90%上升边（ns）。
注意带宽中的有效正弦波指信号的谐波幅度仍然要高于相同基频的理想方波中相应谐波幅度的70%的那一谐波。

图中是相同基频的理想方波和上升沿为8%的理想梯形波，可以看到在第5次谐波数中，梯形波与方波幅值得70%相等，而第7次谐波数小于方波的70%，那么可以估算其带宽为5GHz，高于5次谐波的分量可以忽略不计。

因为我们通常是不知道上升沿的时间的，所以一般用带宽域时钟频率的经验关系来估计带宽：
$$B{W}_{clock}=5\times F_{clock}$$
$B{W}_{clock}$=带宽近似（同样比实际窄，假定上升沿为周期的7%）单位GHz；
$F_{clock}$=时钟频率，单位GHz。

互连的带宽是指能被互连传输旦未造成有效损耗的最高正弦波频率分量（注意区别上面的带宽，上面的带宽指信号带宽，互连带宽指板子的带宽）。一般指幅度小于入射幅度的70%也就是3dB带宽。一般来说信号经过传输，其上升边将会发生退化：

经过FR4板上4in（1 in=2.54 cm）长的50Ω传输线，测得的输入和传输信号。可以看出，上升边发生了退化。输入上升边为50ps，输出上升边为67ps。
这里得到一个经验法则：
为了更好的传输带宽为1GHz的信号，则其互连的带宽应至少为该信号带宽的2倍，即2GHz
除此之外还有测量带宽，模型带宽等。

信号完整性的两个重要推论

一、 随着上升边的上升，上面6种问题都会变严重。注意信号的完整性与频率没有直接联系，与信号的变化有关（即上升边的时间有关），其衡量方法都是以电流与电压的变化速度来衡量的，一般来说更高的频率意味着更短的上升边。
二、 解决信号完整性的有效办法在很大程度上基于对互连线阻抗的理解。