缘由
关于DDR颗粒内部工作介绍的文章很少。只看官方文档,很难理解颗粒内部的运行状态。虽然不影响正常的设计控制器和SOC集成使用。所以平时也没有在意。
昨天给公司小伙伴,分享DDR知识的时候,小伙伴太积极,直接把我问懵了。问我读操作会消耗电容的电荷量,颗粒是怎么进行补充的。当时没答上来,就说bitline去补充的。会后立马去查了一下。发现了一篇介绍DDR内部颗粒的好博客
这篇博客参考的这本书:Memory Systems - Cache Dram and Disk;立个flag:准备最近空闲时间将这本书的DRAM部分好好学习翻译下来。
这里整理下来:
1. Storage Capacitor
DRAM Storage Cell 使用 Storage Capacitor 来存储 Bit 信息。
从原理层面上看,一个最简单的,存储一个 Bit 信息的 DRAM Storage Cell 的结构如下图所示:
由以下 4 个部分组成:
- Storage Capacitor,即存储电容,它通过存储在其中的电荷的多和少,或者说电容两端电压差的高和低,来表示逻辑上的 1 和 0。
- Access Transistor,即访问晶体管,它的导通和截止,决定了允许或禁止对 Storage Capacitor 所存储的信息的读取和改写。
- Wordline,即字线,它决定了 Access Transistor 的导通或者截止。
- Bitline,即位线,它是外界访问 Storage Capacitor 的唯一通道,当 Access Transistor 导通后,外界可以通过 Bitline 对 Storage Capacitor 进行读取或者写入操作。
Storage Capacitor 的 Common 端接在 Vcc/2。
当 Storage Capacitor 存储的信息为 1 时,另一端电压为 Vcc,此时其所存储的电荷
Q = +Vcc/2 / C
当 Storage Capacitor 存储的信息为 0 时,另一端电压为 0,此时其所存储的电荷
Q = -Vcc/2 / C
1.1 数据读写原理
从上面的结构图上分析,我们可以很容易的推测出 DRAM Storage Cell 的数据读写流程:
- 读数据时,Wordline 设为逻辑高电平,打开 Access Transistor,然后读取 Bitline 上的状态
- 写数据时,先把要写入的电平状态设定到 Bitline 上,然后打开 Access Transistor,通过 Bitline 改变 Storage Capacitor 内部的状态。
然而,在具体实现上,如果按照上面的流程对 DRAM Storage Cell 进行读写,会遇到以下的问题:
-
外界的逻辑电平与 Storage Capacitor 的电平不匹配
由于 Bitline 的电容值比 Storage Capacitor 要大的多(通常为 10 倍以上),当 Access Transistor 导通后,如果 Storage Capacitor 存储的信息为 1 时,Bitline 电压变化非常小。外界电路无法直接通过 Bitline 来读取 Storage Capacitor 所存储的信息。 -
进行一次读取操作后,Storage Capacitor 存储的电荷会变化
在进行一次读取操作的过程中,Access Transistor 导通后,由于 Bitline 和 Storage Capacitor 端的电压不一致,会导致 Storage Capacitor 中存储的电荷量被改变。最终可能会导致在下一次读取操作过程中,无法正确的判断 Storage Capacitor 内存储的信息。(就是这个问题没答上来) -
由于 Capacitor 的物理特性,即使不进行读写操作,其所存储的电荷都会慢慢变少
这个特性要求 DRAM 在没有读写操作时,也要主动对 Storage Capacitor 进行电荷恢复的操作。
为解决上述的问题,DRAM 在设计上,引入了 Differential Sense Amplifier。
2. Differential Sense Amplifier
Differential Sense Amplifier 包含 Sensing Circuit 和 Voltage Equalization Circuit 两个主要部分。它主要的功能就是将 Storage Capacitor 存储的信息转换为逻辑 1 或者 0 所对应的电压,并且呈现到 Bitline 上。同时,在完成一次读取操作后,通过 Bitline 将 Storage Capacitor 中的电荷恢复到读取之前的状态。
在后面的小节中,我们通过完整的数据读取和写入过程,来了解 Differential Sense Amplifier 工作原理。
Sensing Circuit :是用于把bitline电压变化放大成逻辑1或者逻辑0
Voltage Equalization Circuit:用于prechrge,将bitline上的电压重回默认电压Verf
2.1 Read Operation
一个完整的 Read Operation 包含了,Precharge、Access、Sense、Restore 四个阶段。后续的小节中,将描述从 Storage Capacitor 读取 Bit 1 的完整过程。
2.1.1 Precharge
在这个阶段,首先会通过控制 EQ 信号,让 Te1、Te2、Te3 晶体管处于导通状态,将 Bitline 和 /Bitline 线上的电压稳定在 Vref 上, Vref = Vcc/2。然后进入到下一个阶段。
2.1.2 Access
经过 Precharge 阶段, Bitline 和 /Bitline 线上的电压已经稳定在 Vref 上了,此时,通过控制 Wordline 信号,将 Ta 晶体管导通。Storage Capacitor 中存储正电荷会流向 Bitline,继而将 Bitline 的电压拉升到 Vref+。然后进入到下一个阶段。
2.1.3 Sense
由于在 Access 阶段,Bitline 的电压被拉升到 Vref+,Tn2 会比 Tn1 更具导通性,Tp1 则会比 Tp2 更具导通性。
此时,SAN (Sense-Amplifier N-Fet Control) 会被设定为逻辑 0 的电压,SAP (Sense-Amplifier P-Fet Control) 则会被设定为逻辑 1 的电压,即 Vcc。由于 Tn2 会比 Tn1 更具导通性,/Bitline 上的电压会更快被 SAN 拉到逻辑 0 电压,同理,Bitline 上的电压也会更快被 SAP 拉到逻辑 1 电压。接着 Tp1 和 Tn2 进入导通状态,Tp2 和 Tn1 进入截止状态。
最后,Bitline 和 /Bitline 的电压都进入稳定状态,正确的呈现了 Storage Capacitor 所存储的信息 Bit。
理解:这里原来理解错了,认为bitline经过感应放大器传输到外部的。bitline自身的电压没有上升。这样是不对。放大器直接放大了bitline上的电压。
2.1.4 Restore
在完成 Sense 阶段的操作后,Bitline 线处于稳定的逻辑 1 电压 Vcc,此时 Bitline 会对 Storage Capacitor 进行充电。经过特定的时间后,Storage Capacitor 的电荷就可以恢复到读取操作前的状态。
最后,通过 CSL 信号,让 Tc1 和 Tc2 进入导通状态,外界就可以从 Bitline 上读取到具体的信息。
2.1.5 Timing
整个 Read Operation 的时序如下图所示,其中的 Vcc 即为逻辑 1 所对应的电压,Gnd 为逻辑 0。
理解读操作的几个时序参数:
tRCD:表示ACT命令发出到读命令的时间。这里很好理解:这段时间用于将wordline打开,然后电容中的正负电荷,让bitline电压微弱变换;通过Sensing Circuit将bitline的电压变化放大到电平逻辑1或者电平逻辑0。此时bitline上的电压才能真正表示电容中的值。此时再选择列操作进行读就可以了。所以中间需要这段时间。
tRAS:表示ACT命令发出到precharge命令的时间。这里也很方便理解;当bitline变化为可以表示电容中的值的电压后。还需要一段时间去将电容中的正或者负电荷补充。所以RAS=tRCD+给电容补充电荷的时间。
tRP:表示precharge的时间。当电容的电荷补充完毕后;此时不再对该row进行读写操作,需要将该行关闭。通过Voltage Equalization Circuit将bitline的电压重回Vref参考电压值。tRP就是给这段时间准备的。
3. Write Operation
Write Operation 的前期流程和 Read Operation 是一样的,执行 Precharge、Access、Sense 和 Restore 操作。差异在于,在 Restore 阶段后,还会进行 Write Recovery 操作。
3.1 Write Recovery
在 Write Recovery 阶段时,通过控制 WE (Write Enable) 信号,让 Tw1 和 Tw2 进入导通状态。此时,Bitline 会被 input 拉到逻辑 0 电平,/Bitline 则会被 /input 拉到逻辑 1 电平。
经过特定的时间后,当 Storage Capacitor 的电荷被 Discharge 到 0 状态时,就可以通过控制 Wordline,将 Storage Capacitor 的 Access Transistor 截止,写入 0 的操作就完成了。
理解:这里可以理解nWR参数;nWR参数表示写操作到可以precharge的时间:这段时间是将写数据写入电容中的时间。
4. 参考资料
- Memory Systems - Cache Dram and Disk