静态时序分析基础及其与非阻塞赋值的关系

目录

1.时钟抖动 clock jitter 与时钟偏斜 clock skew

2.建立时间Tsu与保持时间Thold/Th

3.Tco/Tcq与Tcomb/Tlogic/Tdata

4.Tsu与Th所要满足的关系

5.为什么非阻塞赋值延时一个时钟

6.异步复位的recovery time（恢复时间检查）和removal time（移除时间检查）

---

1.时钟抖动 clock jitter 与时钟偏斜 clock skew

Clock Skew: The spatial variation in arrival time of a clocktransition on an integrated circuit;
Clock jitter: The temporal vatiation of the clock period at a givenpoint on the chip;
简言之，skew通常是时钟相位上的不确定，而jitter是指时钟频率上的不确定（uncertainty)[1]。

时钟偏斜 clock skew

图1

由于时钟源到达不同寄存器所经历路径的驱动和负载的不同，导致时钟相位不同即造成的延时，因此就带来了skew[2]。
如图1，时序分析的起点是源寄存器（reg1），终点是目的寄存器（reg2）。时钟信号从时钟源传输到源寄存器的延时定义为 Tc2s，传输到目的寄存器的延时定义为Tc2d。时钟网络延时就定义为二者之差，即Tskew = Tc2d - Tc2s[1]。
Tc2s即clock to source，Tc2d即clock to destination

图2

时钟抖动 clock jitter

由于晶振本身稳定性，电源以及温度变化等原因造成了时钟频率的变化，就是jitter，即时钟周期的不稳定性。时钟的边沿变化不可能总是理想的瞬变，它会有一个从高到低或者从低到高的变化过程，实际的情况抽象出来就如图3所示，时钟信号边沿变化的不确定时间我们称之为时钟抖动 clock jitter [2]。

图3