- 博客(35)
- 资源 (13)
- 问答 (2)
- 收藏
- 关注
RSS订阅原创 学习率预热
学习率是神经网络训练中最重要的超参数之一,针对学习率的优化方式很多,Warmup是其中的一种(一)、什么是Warmup?Warmup是在ResNet论文中提到的一种学习率预热的方法，它在训练开始的时候先选择使用一个较小的学习率，训练了一些epoches或者steps(比如4个epoches,10000steps),再修改为预先设置的学习来进行训练。(二)、为什么使用Warmup?由于刚开始...
2020-04-25 10:43:15
1289
原创 特征融合-route（即concatenate）与shortcut（pointwise addition）异同
在各个网络模型中，ResNet，FPN等采用的element-wise add来融合特征，而DenseNet等则采用concat来融合特征。那add与concat形式有什么不同呢？事实上两者都可以理解为整合特征图信息。只不过concat比较直观，而add理解起来比较生涩。refhttps://blog.csdn.net/LoseInVain/article/details/88363776h...
2020-04-24 20:30:01
2731
原创 YOLOV4 论文原理 模型分析 win10 vs2015 cuda9 opencv3.3 代码测试 网盘权重yolov4.conv.137 yolov4.weight下载
YOLOv4的作者阵容里并没有Joe Redmon,一作为俄罗斯 Alexey Bochkovskiy ，是 YOLO 的 windows 版本的作者https://github.com/AlexeyAB/darknet也得到YOLO官方github的认可https://github.com/pjreddie/darknetpaperYOLOv4: Optimal Speed and A...
2020-04-24 18:11:07
3509
2
原创 pytorch Torchvision离线下载 更新
Torchvision has no attributeTorchvision 需要更新torchvision 跟torch要匹配否则 ImportError: cannot import name ‘Optional’torchvisionhttps://download.pytorch.org/whl/cu90/torch_stable.htmlpytorchDownload t...
2020-04-22 17:15:01
1195
原创 ubuntu 重复登录，解决.
1通过集成显卡登录，再换回nvidia显卡驱动重启电脑后在登录页面，按CTRL+ALT+F1，sudo prime-select intelCTRL+ALT+F7重新打开sudo prime-select nvidia下载驱动等按照你查询的教程下载即可，我要说的是安装时候的循环登录问题2Ubuntu16安装NVIDIA显卡驱动(循环登录问题完美解决)重装nvidia驱动重启电...
2020-04-22 09:50:40
1243
原创 Bag of Freebies for Training Object Detection Neural Networks
Zhang 等人在《mixup: Beyond Empirical Risk Minimization》中引入的混合概念被证明在分类网络中减少对抗干扰方面非常成功。他们提出的混合算法中混合比例的分布来自β分布（a = 0.2, b = 0.2）。大多数的混合几乎都是这种β分布的噪声。受到 Rosenfeld 等人启发式实验的激励，我们关注自然共现的目标呈现，这种呈现在目标检测中扮演重要角色。半对抗...
2020-04-20 23:11:32
152
原创 ASFF- 自适应空间特征融合论文及代码
ref1 增强的 baseline为了更好地证明我们提出的ASFF方法的有效性，我们基于这些先进技术建立了一个比origin yolov3强得多的基线。在高级训练技巧[43]( Bag of freebies for training object detection neural networks)之后，我们介绍了训练过程中的一些技巧，如混合算法[12]、余弦[26]学习速率调度和同步...
2020-04-20 22:21:15
10420
8
原创 VGA (二)读取ram中数据及verilog 仿真
输出vga 5个时序要求线，RGB H V_sync根据my_vga_syn 输出的行列序号，用一个dsp计算地址，送给vga_dpram ，读取地址对应的值，然后转换为RGB；也可以通过module vga_control( input pixcel_clk , input sys_clk ,//wr input rst_n , ...
2020-04-18 08:52:21
1068
原创 双口RAM定义 及多个ram verilog rtl仿真
自己写的采用这种数组形式写的RAM块占用存储器容量的大小，是满足定义的最小的2的n次方。reg [dw-1:0] mem [(1<<aw) -1:0] /* synthesis syn_ramstyle="block_ram" */;如果129个数据，>128需要256的ram所以mem为[7:0],8位地址线比方写了一个有300K的存储器块，那实际会生成一个512K的...
2020-04-17 19:05:24
3253
原创 VGA (一)原理 时序及verilog 仿真
硬件原理采用DB15的及接口，主要5根VGA信号线，两根I2C通讯线。5根VGA信号线是V_SYN,H_SYN分别是场同步和行同步走的是3.3V的信号，R,G，B分别是红绿蓝三基色信号。R,G,B三基色信号走的是模拟电平，峰峰值规定在0-0.714V，输入阻抗是75欧。另外两根I2C通讯线就是用来和VGA显示器协调所支持的分辨率。DA转换用 电阻网络进行分压达到DAC效果。1，R,G,B分...
2020-04-17 10:27:37
5217
原创 SCCB协议 verilog状态机定时器
OV系列摄像头的模块采用Serial Camera Control Bus (SCCB)总线写进行配置ov摄像头1，SCCB有START 和STOP条件，和I2C非常类似。2，写一寄存器分成三个字节段: 即设备从地址，片内寄存器地址，要写的字节内容。这实际和I2C接口的24C02这个EEPROM写操作是几乎一样的。3，DON’T-CARE BIT 实际就是接受端的ACK回应，0标示回应。...
2020-04-17 09:43:51
738
1
原创 Vivado RTL Schematic两种寄存器
使用CE 和使用MUX进行选择egmodule module_name( clk , rst_n , judge, // en_data, // not_en_data,, //其他信号,举例dout dout ); //输入信号定义 input clk ; inp...
2020-04-16 16:53:03
2720
原创 CCD与CMOS
基本上两者都是利用感光二极管（photodiode）进行光与电的转换，将影像转换为数字信息，而其主要差异则在数字信号传送方式的不同。CCD半导体单晶材料传统CCD中的每个像素由一个以检测光强度的传感器（光电二极管）、控制信号路径和电量传输路径组成。 所谓 200 万像素 CCD 就是一个由 200 万个光电二极管构成的集合体。光到达 CCD 的某个像素时，将根据光的强度产生相应的电荷。将...
2020-04-11 23:47:27
1693
原创 TLC5615 DA转换 verilog FSM
管脚输入数字数据格式，精度是10bit的数据大小，但是是串行输入的，所以要根据协议去传数据。fpga向芯片串行发送，TLC5615芯片读完12bits之后，芯片进行内部转换，然后输出模拟电压具体协议1、sclk串行移位时钟的最快频率限制：该值有spi传输协议限制，一般取决于Tsclk的高低电平的最小值之和。由手册可知，tw(CH)=tw(CL)=25ns（最小值），则fsclk_m...
2020-04-11 21:43:07
1553
转载 FPGA学习方法
本文转自网络。http://bbs.elecfans.com/jishu_1593467_1_1.html文章不错。问：本人零基础，想学FPGA，求有经验的人说说，我应该从哪入手，应该看什么教程，应该用什么学习板和开发板，看什么书等，希望有经验的好心人能够给我一些引导。如果想速成，那就上网看视频吧，这样主要是面对应用的，一个小时内让你的板子运行起来。早期起来的快，活学活用，就是后期没有系统理...
2020-04-11 17:17:34
2420
1
原创 ADC芯片TLC549 Verilog
refTLC549引脚图REF+：正基准电压输入 2.5V≤REF+≤Vcc+0.1。REF－：负基准电压输入端，-0.1V≤REF-≤2.5V。且要求：（REF+）－（REF-）≥1V。VCC：系统电源3V≤Vcc≤6V。GND：接地端。/CS：芯片选择输入端，要求输入高电平 VIN≥2V，输入低电平 VIN≤0.8V。DATA OUT：转换结果数据串行输出端，与 TTL 电平兼...
2020-04-10 20:34:21
2501
原创 利用位操作、移位操作进行取余 求取整数部分和小数部分 二进制乘法
问题求 n % 32 = ???思路可以将其转换为 n & (32-1)或者 n - (n>>5)<<5(n>>5)为除以25的商，<<5为乘以32，然后做差为余数eg求 500除以32的余数：用%的方法：500%32=20使用移位的思路： 先求出500除以32的整数，再用500减去这个整数，即可得到余数J =500&...
2020-04-10 16:23:37
5721
原创 FSM（Finite State Machine，有限状态机）设计
有限状态机（Finite State Machine， FSM），根据状态机的输出是否与输入有关，可分为Moore型状态机和Mealy型状态机。Moore型状态机输出仅仅与现态有关和Mealy型状态机不仅与现态有关，也与输入有关，所以会受到输入的干扰，可能会产生毛刺（Glith）的现象，所以我们通常使用的是Moore型状态机。状态机的编码，二进制编码（Binary），格雷码编码（Gray-cod...
2020-04-09 23:57:42
3176
原创 PS2 设备 通信协议
PS/2鼠标和键盘履行一种双向同步串行协议。换句话说，每次数据线上发送一位数据并且每在时钟线上发一个脉冲就被读入。键盘/鼠标可以发送数据到主机，而主机也可以发送数据到设备，接口管脚数据帧格式PS2 到主机通信时钟通常是10~20kHz,一般不用考虑，键盘或者鼠标产生主机到设备PS2 键盘现在均采用第二套扫描码。一个键盘发送值的例子:通码和断码是以什么样的序列发送...
2020-04-09 23:42:27
3350
原创 FPGA 去抖模块 verilog代码
`timescale 1ns / 1psmodule key_skew( clk , rst_n , //其他信号 key, led ); //参数定义 parameter DATA_W = 20; parameter CNT20MS_W = 1000000; //输入信...
2020-04-09 09:50:21
641
1
原创 fpga verilog uart
接收机`timescale 1ns/1ps// 系统时钟200MHz，波特率115200module uart_rx #( parameter BAUDRATE = 115200, parameter FREQ = 200_000_000)( input clk, nrst, input rx, output reg [7:0] rdata, ...
2020-04-09 09:50:04
257
原创 可编程逻辑器件programmable logic device
存储器ROM字线，存储空间里第几个字位线 一个字几位电路结构组成地址线上两个二极管截止的通路为字选.该通路的位可以是1，否则对应的位为0如图中W2选中时候，只有D2接了二极管，导通，D2为1，其他为接地0电势。PROM字线位线之间全加了二极管和可熔断熔丝，默认全部置1.要存入0，熔断即可。EPROMerasable programmable read onl...
2020-04-07 17:22:29
1254
原创 PYNQ DMA
https://blog.csdn.net/u010580016/article/details/104731362https://www.cnblogs.com/batianhu/p/zynq_axidma_multichannelmode_diary1.html
2020-04-06 21:43:33
1038
原创 __attribute__ 机制
__attribute __ 其实是个编译器指令，告诉编译器声明的特性，或者让编译器进行更多的错误检查和高级优化。attribute 可以设置函数属性（Function Attribute）、变量属性（Variable Attribute）和类型属性（Type Attribute）。__attribute __ 是GCC的特性，LLVM借鉴过来，又对其进行了扩展。语法格式为：__attr...
2020-04-06 16:08:18
280
转载 print格式控制，输出不同数据类型 进制
printf的格式控制的完整格式：% - 0 m.n l或h 格式字符①%：表示格式说明的起始符号，不可缺少。②-：有-表示左对齐输出，如省略表示右对齐输出。③0：有0表示指定空位填0,如省略表示指定空位不填。④m.n：m指域宽，即对应的输出项在输出设备上所占的字符数。N指精度。用于说明输出的实型数的小数位数。为指定n时，隐含的精度为n...
2020-04-06 11:32:51
1117
原创 PYNQ ADC
PYNQ ADC对内部电压 温度监控三种方式PS-XADCAXI XADC （DRP,性能最高）PL JTAGAXI XADC使用IP核refhttps://www.cnblogs.com/milinker/p/5820479.htmlPS-XADC直接利用ps调用ADC介绍报警功能PS_ADC时钟不超过50MHzpcap_2x = 200...
2020-04-06 09:54:30
834
原创 PYNQ (ZYNQ)SPI控制器简介 SPI协议原理
Zynq中的SPI总线控制器能够与各种外设通信，如存储器、温度传感器、压力传感器、模拟转换器、实时时钟、任何支持串行模式的SD卡。SPI控制器可以工作在主机模式、从机模式、舵主模式。Zynq-7000系列包括2个SPI控制器。主机模式：控制器驱动串行时钟（源自PS时钟系统）和从机选择信号。控制器有3个从机选择信号（Slave Select，简称SS），并且可以在外部扩展。控制器通过向32位的...
2020-04-03 23:17:10
4504
原创 ARM CORTEX A9 微处理器与嵌入式设计（五）总线技术
文章目录0互联结构总线优点1总线技术1.1 总线基础1.1.1 要素（介质、协议）(1)线路介质（2）协议1.1.2 分类1 结构层次（位置）片内（上）总线ARM的AMBA片间总线系统内总线通信总线ps 局部总线2 总线功能/信号类型3 数据传输方式（时序）1.1.3 性能1.2 仲裁体系结构1.2.1 总线控制器1.2.2 分类(1)集中/分布分布式(对等式)仲裁集中式(主从式)仲裁(2)串行...
2020-04-03 20:46:09
2299
转载 UART 协议
异步通信以一个字符为传输单位，通信中两个字符间的时间间隔多少是不固定的，然而在同一个字符中的两个相邻位间的时间间隔是固定的。串行接口是一种可以将接受来自CPU的并行数据字符转换为连续的串行数据流发送出去，同时可将接受的串行数据流转换为并行的数据字符供给CPU的器件。起始位：先发出一个逻辑”0”信号，表示传输字符的开始。数据位：可以是5~8位逻辑”0”或”1”。如ASCII码（7位），扩展B...
2020-04-03 10:28:01
176
原创 PYNQ UART控制器（二）库函数使用 轮询和中断两种方式使用
基本流程1UART 初始化通过XUartPs_LookupConfig函数，找到UART的基址------------>通过XUartPs_CfgInitialize函数，初始化UART配置------------>2.模式配置void XUartPs_SetOperMode(XUartPs *InstancePtr, u8 OperationMode)用 local ...
2020-04-02 22:17:33
2216
1
原创 PYNQ UART控制器（一）原理文档
简介Zynq中的UART控制器是一个全双工异步收发器，支持各种可编程的波特率和I/O信号格式，能够自动生成奇偶校验，支持多主检测模式。UART操作由配置和模式寄存器控制。采用独立的Rx和Tx数据路径，每个路径包含一个64字节的FIFO。控制器对Tx和Rx FIFO中的数据进行串并转换操作，还有一个模式开关，支持RxD和TxD信号的各种回环配置。FIFO的中断标志支持轮询处理或中断驱动处理两...
2020-04-01 23:08:18
1286
1
原创 PYNQ ZYNQ启动
FPGA做外设的A9双核处理器。它的启动流程自然也和FPGA完全不同，而与传统的ARM处理器类似持从多种设备启动，包括Jtag, NAND, parallel NOR, Serial NOR (Quad-SPI), 以及SD卡。1.在器件上电运行后，处理器自动开始Stage-0 Boot，也就是执行片内BootROM中的代码2.BootROM会初始化CPU和一些外设，以便读取下一个启动阶段所...
2020-04-01 18:17:03
461
原创 PYNQ ILA vivado在线逻辑分析仪使用
Number of probes 2 为设置需要观察信号的组为2组，Sample Data Depth 1024 设置采样的深度，这是需要消耗FPGA的BRAM的BRAM越大可以设置的采样深度就越大，当然编译速度会降低。Probe Port 探针类似示波器的表笔，只是这里是在FPGA内部生成观察fpga cnt 和在sdk axigpio cnt 的速度差别，和axi 逻辑启动s...
2020-04-01 15:40:37
1429
转载 CNN 平移不变性尺度不变性 绝对位置
CNN是否存在平移和尺度的不变性和相等性refhttps://zhuanlan.zhihu.com/p/113443895论文：How much position information do convolutional neural networks encode?图中一共有三组图片，每组由原图和剪切图构成。可以发现，显著区域将会因为图片中心位置的改变而改变。对中心激活强这是一篇IC...
2020-04-01 11:42:16
2868
win和linux操作系统文件互传 WinSCP-5.17.6-Setup
2020-10-09
Qt安装遇到的问题修复解决方案
2020-08-22
labelme2COCO格式转换，包含了面积计算
2019-04-09
《数学建模算法与应用习题答案》课后习题源码pdf
2018-11-10
C++/OpenCV2.4.xx印刷数字精确识别源码
2018-11-06
ubuntu磁盘空间再分配 不重装系统情况下如何把/usr多余空间给/home
2019-05-12
Opencv image watch auto maximize contrast
2018-06-09
TA创建的收藏夹 TA关注的收藏夹
TA关注的人