Verilog状态机的一种综合约束

FSM_ENCODING

该属性用于控制状态机的编码，有效值为“one_hot”、“sequential”、“johnson”、“gray”、“auto”。

(* fsm_encoding = “one_hot” *) reg [7:0] my_state;  //Verilog示例

FSM_SAFE_STATE

当检测到状态机中有非法状态时，该属性告诉综合工具，插入逻辑到状态机中，例如one hot编码而进入0101状态，则状态机应该能够恢复，其有效值为

auto：使用Hamming-3编码进行单bit级自动纠正；

reset_state：使用Hamming-2编码进行单bit级检测，强制状态机进入复位状态；

power_on_state：使用Hamming-2编码进行单bit级检测，强制状态机进入上电状态；

default_state：使用Hamming-2编码进行单bit级检测，强制状态机进入default状态。Default状态即为case语句中设定的状态。
 

(* fsm_safe_state = “reset_state” *) reg [7:0] my_state;  //Verilog示例

此时利用独热码和状态机检测可以在状态机跑飞时强行复位

(* fsm_state *)(* fsm_safe_state = “reset_state” *) (* fsm_encoding = “one_hot” *)reg [7:0] my_state;