verilog GATED_CLOCK

该属性用于控制门控时钟的转换，与综合设置中的-gated_clock_conversion配合使用，设置为off禁止门控时钟转换；设置为on遇到RTL代码中的GATED_CLOCK设置会进行门控时钟转换；设置为auto工具会自动判断。示例如下：

(* gated_clock = “true” *) input clk;