RAM的 Parity 与 ECC

最新推荐文章于 2024-04-28 16:28:05 发布

WeiXin：FPGA自习室

最新推荐文章于 2024-04-28 16:28:05 发布

阅读量3k

点赞数 4

分类专栏：数字IC笔记文章标签：数字通信 fpga/cpld 芯片

本文链接：https://blog.csdn.net/qq_38708943/article/details/109372553

版权

本文介绍了RAM中的Parity和ECC技术。Parity是简单的奇偶校验位，用于检测数据传输错误，但无法纠正错误。ECC则是一种能够检查并纠正错误的技术，尤其适用于大量数据，但只能修复单比特错误。在IC设计中，Parity和ECC的使用可以提高芯片的可测性和可靠性。

摘要由CSDN通过智能技术生成

RAM的 Parity 与 ECC

一、概念介绍
1.1 Parity的概念
Parity，即奇偶校验位，指在数据存储和传输中，字节中额外增加一个比特位，用来检验错误。它常常是从两个或更多的原始数据中产生一个冗余数据。一个字节数据的校验位等于8bit数据异或即：p=x0^x1x2^x3x4^x5x6^x7。此时，实际的数据传输序列为9bit：数据+奇偶校验位。
Parity 这个概念可能最初接触到可能是在使用串口调试助手时，它有个可选的奇偶校验，就是为了指示数据传输过程中，发送方和接受方数据序列1的个数是否一致。如果不一致，说明数据在传输的链路中可能出错了。
优点：
结构简单，只需异或计算就可以实现，数据量小时（8比特）实现代价小。
缺点：
1、不能修正错误：只知道校验的数据中有部分比特发生错误，无法判断哪几个比特发送错误。
2、有偶数个比特位时，则无法判断出错。
3、数据位宽较大时实现代价大：如1024比特数据，需要256bit的校验位。
1.2 ECC的概念
ECC是“Error Correcting Code”的简写，ECC是一种能够实现“错误检查和纠正”的技术。通过上面的分析我们知道Parity机制是通过在原来数据位的基础上增加一个数据位来检查当前8位数据的正确性，随着数据位每增加8比特，检验位需要增加1比特。当数据量为25