(1)网络被综合以后找不到
可以在Verilog代码中插入(mark_debug = “true”)属性,这样在Set Up Debug的时候可以快速找到这个信号。
xilinx set up debug
最新推荐文章于 2024-04-08 20:23:25 发布
(1)网络被综合以后找不到
可以在Verilog代码中插入(mark_debug = “true”)属性,这样在Set Up Debug的时候可以快速找到这个信号。