基于vivado开发xilinx系列FPGA的冷知识（2）——使用ila进行硬件调试

最新推荐文章于 2025-03-12 12:31:19 发布
最新推荐文章于 2025-03-12 12:31:19 发布
阅读量5.9k 收藏 32
点赞数 5
分类专栏： vivado冷知识 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/w1021577783/article/details/111738159
版权
本文介绍了在Vivado中使用ILA（Integrated Logic Analyzer）进行硬件调试的方法，包括直接调用IP核和使用set up debug功能在xdc文件中添加。ILA能直观地观察FPGA内部信号，但其局限性和注意事项也需了解，例如信号选择限制和综合时的信号丢失问题。建议在调试过程中结合使用ILA和mark debug功能，确保调试的可控性和准确性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

 

第二篇来聊聊FPGA的硬件调试。

理论上来说，ISE中自带的chipscope也是可以用的，只是很多时候第三方开发板用10pin的JTAG连不上这个，所以还是老老实实用自带的ila（Integrated Logic Analyzer）工具吧。

关于ila的使用相关操作直接百度应该都能找到，只是普遍讲的比较乱，其实就两种常用的操作。

一、直接调用IP核

第一种方式是最常用的，也是我最推荐的，优点是直观形象、移植方便、不容易出错，缺点是只能添加同一个verilog文件内的信号（说不定也可以跨文件？关键是我不会）

在IP里表中搜索ila可以找到这个ip核：

至于这个system ila也不用担心选错了，反正是用不了的。

接下来是对ila进行配置，大部分保持默认。

按照项目需求，选好probe数量、采样数、高级触发功能就行了。

关于comparator的数量有什么用我也不懂，默认设置下用了这么久好像也没什么不对。

接下来就是生成ip核，在veo文件里找到例化代码复制过去用就完事了，给个例子吧：

ila_0 ila_inst (
	.clk(clk), /
最低0.47元/天 解锁文章
Xilinx系FPGA学习笔记（三）Vivado的仿真及ILA使用
贾saisai的博客
09-04 1878
接着学习vivado的使用方法。
【FPGA】优雅地使用ILA进行FPGA硬件调试
weixin_68094467的博客
07-16 312
在确保硬件和全局信号没有问题后，再开始排查RTL代码。
Xilinx Vivado 硬件诊断（ ila和vio的使用）
08-07
Xilinx Vivado 硬件诊断（ ila和vio的使用）
Xlinx ILA 使用
m0_37796894的博客
09-13 2719
Xilinx ILA 使用教程1、调试代码(点灯程序)2、ILA IP 创建以及使用2.1、添加ILA IP2.2、ILA IP 官方文档的查看2.3、ILA 界面简介2.3.1、General Options 界面2.3.2、Probe_ Ports 界面 1、调试代码(点灯程序) module led_top(sys_clk, sys_rst_n, led); input sys_clk; // 系统时钟100MHz input
XILINX FPGA Verilog实现的数字下变频程序设计
最新发布
weixin_30633869的博客
03-12 1046
本文还有配套的精品资源，点击获取 简介：数字下变频是现代通信系统中重要的信号处理技术，将高频信号转换为基带信号。利用XILINX FPGA的并行处理能力，结合Verilog语言的编程，可以实现高速、实时的数据处理。本项目将介绍基于XILINX FPGA的Verilog实现DDC的原理和过程，包括混频、低通滤波等关键步骤，并提供源代码、测试激励和约束文件。通过ISE14.4工...
xilinx基础篇Ⅱ（9）Prj5 ILA的使用
Roy_tly的博客
12-04 2955
本例使用PLL产生多个时钟，通过ila观察所产生的各时钟频率是否符合设计； 仿真是理想化的模型，将程序加载到IC中通过ila监测实际状况会更贴切实际应用。 这里使用时钟信号完成ila监测试验，除了“懒”，还有常犯的错——飚车虽然嗨，超速总被拍... 1.设置PLL输出的多时钟 Vivado的官方IP查找操作一致，此处忽略， 通过PLL生成多个不同频率时钟，各时钟概况如下： 2.ILA配置 3.ILA接入电路 // // clk_gen.v // ...
Xilinx ChipScope ICON_VIO_ILA 使用方法总结
09-16
Xilinx ChipScope ICON_VIO_ILA 使用方法，有比较清晰的具体使用过程
xilinx set up debug
qq_39597489的博客
12-04 863
（1）网络被综合以后找不到 可以在Verilog代码中插入（mark_debug = “true”）属性，这样在Set Up Debug的时候可以快速找到这个信号。
Xilinx FPGA权威设计指南 Vivado 2014集成开发环境
11-06
《Xilinx FPGA权威设计指南——Vivado 2014集成开发环境》是一本深入探讨FPGA（Field-Programmable Gate Array）设计技术的专业书籍，特别关注了Xilinx公司的Vivado 2014版本的集成开发环境。FPGA是一种可编程逻辑...
Xilinx Vivado 硬件诊断（ ila和vio的使用）.docx
01-30
Xilinx Vivado 硬件诊断（ILA 和 VIO 的使用） Xilinx Vivado 硬件诊断是 FPGA 设计中非常重要的一环，占据了 FPGA 开发时间的 30% 到 40%。在 FPGA 设计中，ILA（Integrated Logic Analyzer）和 VIO（Virtual ...
Vivado中使用逻辑分析仪ILA
Oh_my_God_L_C的博客
09-09 2391
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。下面逐步讲解在线debug的过程，主要侧重ILA中clock domain的正确使用。第一大部分 添加被测信号线通常有两种方式 ：.
Vivado下ILA使用指南.docx
05-11
Vivado下ILA使用指南,
ila的使用
2301_77730626的博客
11-02 1423
发现有报错的地方点击more info(报错的原因一般是系统无法自动定义该信号的时钟，可以手动添加clock Domain)，在这里，针对每组待观察信号，时钟域可以有不同的选择(可以自己手动调整想要的时钟域)。IP Location 设置 IP 的存放路径入口，点击出现如下图所示窗口，在窗口 里可以通过点击“…右下角的Name是你的信号名，Operator是比较符号，Value是你输入的数据(这个数据是什么取决于你的项目的某个信号的改变或达到某个数值导致其他信号的变化来决定),Port是那个探针。
Zynq项目中使用ILA（内置逻辑分析仪）分析信号
AliceWu1998的博客
01-25 2327
ILA的使用
Vivado的集成逻辑分析仪ILA 在有sdk 下的应用入门
曾立文的博客
02-17 3424
我在前面有2篇Vivado 下的集成逻辑分析仪ILA: Vivado下的集成逻辑分析仪ILA 入门 Vivado下集成逻辑分析仪ILA入门续 但没有介绍有sdk 的情况下怎么用，当时也没用过，前几天我觉得有这需要，就找了一篇文章学习，然后做了这个实验。 参考文章是：https://www.realdigital.org/doc/c4d57104000339a55b764e5e5f21e28...
FPGA series # vivado IP integrator之添加system ila核
CSDNde_的博客
11-07 5964
加班加班加班，啥都想学但似乎啥都学不好，差的太多了。 简单地总结一下。 照样，open block design，右键，选择add IP,输入ila 这里选择system ILA，框框内生成一个IP核 双击 monitor type选择interface（各种总线型），这里用的是AXIS的接口，所以选择interface（其他选项，如native表示单端口）。现只探取两个端口的信号，所以numbe...
Vivado+FPGA:如何使用Debug Cores（ILA）在线调试
热门推荐
SKYQQCLOUD的专栏
11-05 3万+
在Vivado下在线调试是利用ILA进行的，Xilinx官方给出了一个视频，演示了如何使用Vivado的debug cores，下面我根据这个官方视频的截图的来演示一下： 官方的视频使用的软件版本为2012.2，不过在2015.3下也是差不多的。 第一步：标记需要debug的信号 例如： VHDL：attribute mark_debug of sineSel  :  signa
xilinx FPGA在线调试方法总结（vivado+ila+vio）
jk_101的博客
04-04 4138
A、在原理图（block design）右击添加“Mark Debug”，工程综合后，在SYNTHESIS > Open Synthesized Design，在Netlist窗口中选择需要调试的网络节点，进行调试。根据实际的输出结果表现，来推测可能的原因，再在模块中加ILA信号，设置抓信号条件，逐步定位问题模块和原因，最终解决bug。第4步：在IP source区，打开ILA，添加例化模板, 在代码中插入例化，把VIO的输出口连接到模块的输入。第3步：在代码中插入例化，把VIO的输出口连接到模块的输入。
xilinx fpga硬件调试
feifansong的博客
05-15 1万+
fpga硬件调试 (一)----mark_debug最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用...
Vivado ILA调试教程：使用Xilinx Artix-7 FPGA开发板
"这篇文档是针对FPGA高级工程师的ILA调试教程，主要介绍了如何使用ILA（Integrated Logic Analyzer）调试工具进行FPGA设计的调试。ILA是Vivado开发环境中的一种内建调试IP，能像片上逻辑分析仪一样捕捉信号波形，...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值